Claims (1)
Формула изобретенияClaim
Параллельно-последовательный аналого-цифровой преобразователь, содержащий аналого-цифровой преобразователь грубого преобразования, первый вход которого является входной шиной, первый, второй и третий аналого-цифровые преобразователи точного преобразования, выходы первого, второго и третьего аналого-цифровых преобразователей точного преобразования соединены соответственно с первыми, вторыми и третьими входами блока приоритетного переключения, выходы которого являются выходной шиной младших разрядов кода, отличающийся, тем, что, с целью повышения точности преобразования, в него введены источник опорного напряжения, две линейки токоограничивающих элементов. выполненных на резисторах, включенных последовательно, компараторы, два аналоговых коммутатора, элемент задержки. мультиплексор и дешифратор, причем информационные входы компараторов объединены с первыми входами первого, второго и третьего аналого-цифровых преобразователей точного преобразования и являются входной шиной, первый выход источника опорного напряжения соединен с вторым входом аналого-цифрового преобразователя грубого преобразования и первым входом первого аналогового коммутатора, второй выход соединен с третьим входом аналого-цифрового преобразователя грубого преобразования и первым входом второго аналогового коммутатора, третий выход является шиной нулевого потенциала, выходы аналого-цифрового преобразователя грубого преобразования соединены с соответствующими вторыми входами первого и второго аналоговых коммутаторов и первыми входами мультиплексора, первый вывод каждого i-ro резистора первой линейки резисторов соединен с I-м выходом группы выходов перво го аналогового коммутатора, второй вывод последнего резистора соединен с первым выходом первого аналогового коммутатора и вторым входом первого аналого-цифрового преобразователя точного преобразования, второй выход первого аналогового коммутатора соединен с третьим входом первого аналого-цифрового преобразователя точного преобразования и вторым входом второго аналого-цифрового преобразователя точного преобразования, первый вывод каждого i-ro резистора второй линейки резисторов соединен с i-м выходом группы выходов второго аналогового коммутатора, второй вывод последнего резистора соединен с первым выходом второго аналогового коммутатора и вторым входом третьего аналого-цифрового преобразователя точного преобразования. второй выход второго аналогового коммутатора соединен с третьими входами второго и третьего аналого-цифровых преобразователей точного преобразования, вторые выводы каждого i-ro резистора первой линейки резисторов, вторые выходы первого и второго аналоговых коммутаторов, вторые выводы каждого i-ro резистора второй линейки резисторов соединены соответственно с опорными входами соответствующего компаратора, стробирующие входы которых объединены с четвертыми входами первого, второго и третьего аналого-цифровых преобразователей точного преобразования и соединены с выходом элемента задержки, вход элемента задержки объединен с четвертым входом аналогоцифрового преобразователя грубого преобразования и является шиной тактовых импульсов, выходы компараторов соединены с соответствующими вторыми входами мультиплексора, выходы которого соединены с соответствующими входами дешифратора. выходы которого являются выходной шиной старших разрядов кода.A parallel-serial analog-to-digital converter containing an analog-to-digital rough-conversion converter, the first input of which is an input bus, the first, second and third analog-to-digital converters of exact conversion, the outputs of the first, second and third analog-to-digital converters of exact conversion are connected respectively to the first, second and third inputs of the priority switching unit, the outputs of which are the output bus of the least significant bits of the code, characterized in that, with spruce improve conversion accuracy, it introduced a reference voltage source, the two lines of current-limiting elements. made on resistors connected in series, comparators, two analog switches, delay element. a multiplexer and a decoder, and the information inputs of the comparators are combined with the first inputs of the first, second and third analog-to-digital converters of exact conversion and are an input bus, the first output of the reference voltage source is connected to the second input of the analog-to-digital rough conversion converter and the first input of the first analog switch, the second output is connected to the third input of the analog-to-digital converter of the coarse conversion and the first input of the second analog switch, third the th output is a zero potential bus, the outputs of the analog-to-digital coarse converter are connected to the corresponding second inputs of the first and second analog switches and the first inputs of the multiplexer, the first output of each i-ro resistor of the first line of resistors is connected to the I-th output of the group of outputs of the first analog switch, the second output of the last resistor is connected to the first output of the first analog switch and the second input of the first analog-to-digital converter exact conversion, the second output of the first analog switch is connected to the third input of the first analog-to-digital converter of exact conversion and the second input of the second analog-to-digital converter of exact conversion, the first output of each i-ro resistor of the second line of resistors is connected to the i-th output of the group of outputs of the second analog switch, the second the output of the last resistor is connected to the first output of the second analog switch and the second input of the third analog-to-digital converter of the exact conversion. the second output of the second analog switch is connected to the third inputs of the second and third analog-to-digital converters of exact conversion, the second outputs of each i-ro resistor of the first line of resistors, the second outputs of the first and second analog switches, the second outputs of each i-ro resistor of the second line of resistors with the reference inputs of the corresponding comparator, the gate inputs of which are combined with the fourth inputs of the first, second and third analog-to-digital converters exact reobrazovaniya and connected to the output of the delay element input of the delay element is combined with a fourth input of analog-converter coarse conversion and a bus clock pulse, the outputs of comparators are connected to respective second inputs of the multiplexer, the outputs of which are connected to respective inputs of the decoder. the outputs of which are the high-order output bus of the code.