SU1651374A1 - Синхронный делитель частоты - Google Patents

Синхронный делитель частоты Download PDF

Info

Publication number
SU1651374A1
SU1651374A1 SU894687442A SU4687442A SU1651374A1 SU 1651374 A1 SU1651374 A1 SU 1651374A1 SU 894687442 A SU894687442 A SU 894687442A SU 4687442 A SU4687442 A SU 4687442A SU 1651374 A1 SU1651374 A1 SU 1651374A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
flip
output
flop
inputs
Prior art date
Application number
SU894687442A
Other languages
English (en)
Inventor
Владимир Ефимович Коренфельд
Original Assignee
Предприятие П/Я М-5632
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5632 filed Critical Предприятие П/Я М-5632
Priority to SU894687442A priority Critical patent/SU1651374A1/ru
Application granted granted Critical
Publication of SU1651374A1 publication Critical patent/SU1651374A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычисли-, тельной техники. Цель изобретени  - повышение помехоустойчивости за счет исключени  внецикловых состо ний - достигаетс  введением элемента 12 совпадени  и организацией новых структурных св зей. Устройство также содержит триггеры 1-5, элементы 6-11 совпадений и входную шину 13. Устройство обеспечивает коэффициент делени , равный 25. 2 ил.

Description

1
i
rf /
к
fl-mbkhd
Фиг.1
Изобретение относитс  к импульсной технике и может быть использовано в устройствах дл  делени  частоты следовани  импульсов.
Цель изобретени  - повышение помехоустойчивости за счет исключени  вне1щкловых состо ний.
На фиг.1 представлена электрическа  функциональна  схема устройства} на фиг.2 - временные диаграммы, по сн ющие его работу.
Синхронный делитель частоты содержит первый 1, второй 2, третий 3, четвертый 4 и п тый 5 JK-триггеры, первый 6, второй 7 и третий 8 элементы совпадени , выходы которых соединены соответственно с J-входами второго 2, третьего 3 и четвертого 4 JK-триггеров, четвертый 9 и п тый 10 элементы совпадени , выходы которых соединены с К-входами соответственно третьего 3 и четвертого 4 JK-тригге- ров, шестой элемент 11 совпадени , выход которого соединен с J- и К-входами п того JK-триггера 5, седьмой элемент 12 совпадени , выход которого соединен с R-входом п того JK- триггера 5, первый вход - с инверсным выходом первого JK-триггера 1, с первым входом второго элемента 7 совпадени  и с первым входом четвертого элемента 9 совпадени , второй вход которого соединен с инверсным выходом второго JK-триггера 2 и с К-вхо- дом ервого JK-триггера 1, J-вход которого соединен с пр мым выходом третьего JK-триггера З. Инверсный выход п того JK-триггера 5 соединен с первым входом третьего элемента 8 совпадени , второй вход которого соединен с вторым входом седьмого элемента 12 совпадени , с инвесрным выходом третьего JK-триггера З, с первым входом первого элемента 6 совпадени , с пер- вым входом п того элемента 10 совпа- дени  и с первым входом шестого элемента 11 совпадени , второй вход которого соединен с третьим входом седьмого элемента 12 совпадени  и с инверсным выходом четвертого JK- триггера 4, пр мой выход которого соединен с вторыми входами первого 6 и второго 7 элементов совпадени . Третий вход шестого элемента 11 совпадени  соединен С пр мым выходом первого JK-триггера 1 и с К-входом I второго JK-триггера 2, пр мой выход которого соединен с вторым входом п 
0
5
0
5
.
0
5
0
0
5
того элемента 10 совпадени . Четвертый вход седьмого элемента 12 совпадени  соединен с С-входами всех JK- триггеров 1-5 и с входной шиной 13.
Работа синхронного делител  частоты определ етс  логическими уравнени ми дл  входов его JK-триггеров:
J, Q5; Зг Q3Q4; J3 Q,
J J5 K5 К Q2; кг Q,; K3 Q,QI; кф QZQ3; Rg-
Q,Q3Q4C
где С - входной сигнал на шине 13.
Изменение состо ний JK-триггеров 1-5 происходит под действием заднего фронта тактового импульса на шине 13.
На фиг.2 обозначено; a, i - форма и пор дковый номер входного импульса на шине 13; б, в, г, д, е - сигналы Q QЈ 0.3 Qq- и QS на пр мых выходах JK-триггеров 1, 2, 3, 4 и 5 соответственно i ж - сигнал на выходе элемента 12. За начальное состо ние при построении временных диаграмм прин то нулевое состо ние всех п ти JK-триггеров 1-5.
Число возможных состо ний п ти JK- триггеров устройства равно 32. Как видно из временных диаграмм (Фиг.2)7 из этих 32-х в нормальный цикл та не вход т 7 состо ний: 01000 (2 - в дес тичной системе счислени ), Ht1000 (3), 11010 (11)J 00001 (16м); 01001 (18)t l1001 (19); 11011 (27). Из состо ни  01000 под действием заднего фронта следующего тактового импульса устройство переходит в состо ние 010,10 (10), вход щее в нормальный цикл счета, из состо ни  11000 (3) - в состо ние 10011 (25), из состо ни  11010 (11) - в состо ние 10000 (1), из состо ни  11001 (19) - в состо ние (1), из состо ни  11011 (27) - в состо ние 10001 (17), вход щие в нормальный цикл счета. При переходе JK- триггеров 1, 3 и 4 в нулевое состо ние и поступлении на шину 13 переднего фронта тактового импульса на выходе элемента 12 по вл етс  импульс (фиг.2ж), поступающий на R-вход JK- триггера 5. JK-триггер 5 к этому моменту времени уже находитс  в нулевом состо нии (фиг.2е), поэтому при нормальном цикле счета выходной импульс
элемента 12 не оказывает вли ни  на работу устройства. Тактовый импульс подаетс  на четвертый вход элемента 12, чтобы устранить опасные внецикло- вые состо ни , которые возникают при переходе устройства из состо ни  00111 (28) в состо ние 10011 (25) . Без введени  упом нутой св зи из-за разброса времен задержки срабатывани  JK-триггеров 1 и 3 на выходе элемента 12 формировалс  бы короткий импульс высокого уровн , сбрасывающий JK-триггер 5.
Если же при включении питани  или под действием случайных помех JK-триг геры синхронного делител  частоты установ тс  в состо ни  00001 или 01001, не вход щие в. нормальный цикл счета, то выходной импульс элемента 12 установит JK-триггер 5 в нулевое состо ние и тем самым выведет устройство из ложного цикла.

Claims (1)

  1. Формула изобретени 
    Синхронный делитель частоты, содержащий первый, второй, третий, четвертый и п тый JK-триггеры, С-входы которых соединены с входной шиной, первый, второй и третий элементы совпадени , выходы которых соединены с J-входами соответственно второго, третьего и четвертого JK-триггеров, четвертый и п тый элементы совпадени  выходы которых соединены с К-входами соответственно третьего и четвертого
    30
    13746
    JK-триггеров, шестой элемент совпадени , выход которого соединен с J- и К-входом п того JK-триггера, инверсный выход которого соединен с первым входом третьего элемента совпадени , второй вход которого соединен с первыми входами первого, п того и шестого элементов совпадени  и с инвесрным
    JQ выходом третьего JK-триггера, пр мой выход которого соединен с J-входом первого JK-триггера, инверсный выход которого соединен с первым входом (чет в ер тог о элемента совпадени  и с
    15 первым входом второго элемента совпадени , второй вход которого соединен с вторым входом первого элемента совпадени  и с пр мым выходом четвертого JK-триггера, инверсный выход кото20 рого соединен с вторым входом шестого элемента совпадени , третий вход которого соединен с К-входом второго JK-триггера и с пр мым выходом первого JK-триггера, К-вход которого сое25 динен с вторым входом четвертого элемента совпадени  и с инверсным выходом второго JK-триггера, пр мой выход которого соединен с вторым входом п того элемента совпадени , отличающийс  тем, что, с целью повышени  помехоустойчивости, в него введен седьмой элемент совпадени , первый, второй, третий и четвертый входы которого соединены соответст- . венно с инверсными выходами первого, третьего, четвертого JK-триггеров и с входной шиной, выход - с R-входом п того JK-триггера.
    35
    Чз
    «V
    Составитель А.Соколов Редактор С.Пекарь Техред Л.Сердюкова
    Заказ 1610
    Тираж 470
    ВНЙИПИ Государствечного комитета по изобретени м и открыти м при ГКВТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101
    Ф
    Корректор М.Самборска 
    Подписное
SU894687442A 1989-05-03 1989-05-03 Синхронный делитель частоты SU1651374A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894687442A SU1651374A1 (ru) 1989-05-03 1989-05-03 Синхронный делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894687442A SU1651374A1 (ru) 1989-05-03 1989-05-03 Синхронный делитель частоты

Publications (1)

Publication Number Publication Date
SU1651374A1 true SU1651374A1 (ru) 1991-05-23

Family

ID=21445770

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894687442A SU1651374A1 (ru) 1989-05-03 1989-05-03 Синхронный делитель частоты

Country Status (1)

Country Link
SU (1) SU1651374A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР К 1354415, кл. Я 03 К 23/40, 21.04.86, Авторское свидетельство СССР Р 1406785, кл. Н 03 К 23/40, 10.12.86. *

Similar Documents

Publication Publication Date Title
US4160154A (en) High speed multiple event timer
SU1651374A1 (ru) Синхронный делитель частоты
SU1629970A1 (ru) Устройство синхронизации
SU1509957A1 (ru) Устройство дл селекции признаков изображени объектов
SU739721A1 (ru) Устройство дл синхронизации импульсов
SU1274135A1 (ru) Устройство дл выделени одиночного импульса
SU746503A1 (ru) Устройство дл определени максимального числа
SU957436A1 (ru) Счетное устройство
SU758501A1 (ru) Устройство дл синхронизации импульсов
SU1531185A1 (ru) Устройство синхронизации импульсов
SU1115239A2 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU485452A1 (ru) Устройство дл определени числа деревьев графа
SU1058081A1 (ru) Устройство синхронизации последовательности импульсов
SU684710A1 (ru) Фазоимпульсный преобразователь
SU658560A1 (ru) Вычитатель частот
SU744622A1 (ru) Устройство дл определени отклонени частоты импульсной последовательности от заданной
SU1058072A2 (ru) Делитель частоты следовани импульсов
SU1378029A1 (ru) Устройство дл формировани импульсов
SU604152A1 (ru) Устройство дл анализа комбинаций двоичного кода
SU575767A1 (ru) Формирователь импульсов
SU1213540A1 (ru) Делитель частоты с нечетным коэффициентом делени
SU1522411A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU375651A1 (ru) Частотно-импульсное множительно- делительное устройство-^
SU1256199A2 (ru) Делитель частоты на три
SU1078625A1 (ru) Синхронный делитель частоты