SU604152A1 - Устройство дл анализа комбинаций двоичного кода - Google Patents

Устройство дл анализа комбинаций двоичного кода

Info

Publication number
SU604152A1
SU604152A1 SU752102011A SU2102011A SU604152A1 SU 604152 A1 SU604152 A1 SU 604152A1 SU 752102011 A SU752102011 A SU 752102011A SU 2102011 A SU2102011 A SU 2102011A SU 604152 A1 SU604152 A1 SU 604152A1
Authority
SU
USSR - Soviet Union
Prior art keywords
shift register
zero
binary code
inputs
input
Prior art date
Application number
SU752102011A
Other languages
English (en)
Inventor
Юрий Тимофеевич Степанов
Владимир Анатольевич Трошанов
Николай Федорович Юрков
Original Assignee
Предприятие П/Я Г-4812
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4812 filed Critical Предприятие П/Я Г-4812
Priority to SU752102011A priority Critical patent/SU604152A1/ru
Application granted granted Critical
Publication of SU604152A1 publication Critical patent/SU604152A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

54) УСТРОЙСТВО ДЛЯ АНАЛИЗА КОМБИНАЦИЙ ДВОИЧНОГО КОДА
младший разр д которых равен нулю,информационна  шина подключена к входу регистра сдвига через инвертор.
На фигЛ представлена функциональна  схема предложенного устройства дл  анализа комбинаций 011001; на фиг.2временна  диаграмма работы устройства.
Устройство содержит регистр сдвига 1, выполненный на ЗК -триггерах 2, и элементы И-НЕ 3 и 4. Информационна  шина 5 подключена к входу первого раэр да регистра сдвига 1 через инверторов Информационна  шина 5 подключена таюйе к инвертированному входу элемента И-НЕ 3 и входу элементаИ-НЕ 4, к другим входам которых подключена тактова  шина 7.
Выход элемента И-НЕ 3 подключен к входам синхронизации тех разр дов регистра сдвига 1, которые соответствуют нулевым символам в анализируемой комбинации двоичного кода, и к входам установки в нуль тех разр дов регистра сдвига 1, которые соответствуют единичным символам в анализируемой комбинации двоичного кода. Выход элемента И-НЕ 4 подключен к входам синхронизации тех разр дов регистра сдвига 1, которые соответствуют единичным символам в анализируемой комбинации двоичного кода,и к входам установки в нуль тех разр дов регистра сдвига 1, которые соответствуют нулевым символам в анализируемой комбинации двоичного кода.
Принцип действи  устройства заключаетс  в следующем.
Исследуемый процесс подаетс  по информационной шине 5 на вход первого разр да регистра сдвига 1, а также на входы элементов И-НЕ 3 и 4. При этом на один из них исследуемый процесс подаетс  в пр мом, а на другой в инверсном виде. Вторые входы элементов И-НЕ 3 и 4 подключены к тактовой шине 7.
Дл  определени  подключени  выходов элементов И-НЕ 3 и 4 разр ды регистра сдвига 1 кодируютс  так, что код первого разр да представл ет собой значение младшего разр да комбинации С О ), код второго разр да значение следующего разр да комбинации и т.д. Если младший разр д комбинации представл ет собой О, то исследуемый процесс подаетс  на вход регистра сдвига 1 в инверсном виде, а если - то в пр мом. Выход элемента И-НЕ 4, на который исследуемый процесс подаетс  в пр мом виде, подключаетс  к входам синхронизации разр дов регистра сдвига 1, .имеющим код и к входам установки в нуль разр дов регистра сдвига 1, имеющих код О. Выход элемента И-НЕ 3 подключаетс  соответственно к входам синхронизации разр дов регистра сдвига 1, имет
ющих код О, н к входам установки в нуль разр дов, имеющих код .
Такое выполнение схемы устройства обеспечивает установку в нуль первого четвертого и п того разр дов регистра сдвига 1 при по влении в исследуемом
процессе сигнала
, и второго.
третьего и шестого разр дов - при по влении в исследуемом процессе сигнала О. Поскольку сигналы установки в нуль одних разр дов регистра сдвига 1  вл ютс  сигналами синхронизации других, то по вление в исследуемом процессе ожидаемой комбинации двоичнр го кода приводит к последовательному продвижению Vl в регистре сдвига и выделению импульса,, равно периоду синхронизирующей частоты на выходе старшего разр да регистра сдвига 1.
Помимо уменьшени  оборудовани  достоинством устройства  вл етс  отсутствие необходимости стробировани  выходного импульса, а также наличие выходов , на которых в виде импульса выдел ютс  комбинации,  вл ющиес  часть основной комбинации. Например, на выходе второго разр да регистра сдвига выдел етс  комбинаци  вида 01, на выходе третьего разр да - комбинаци  вида 011 и т.д. Всего устройство имеет (N-1) парафазный выход, где N - число разр дов регистра сдвига 1.

Claims (2)

1.Устройство дл  анализа комбинаций двоичного кода, содержащий регист сдвига, ко входу которого подключена информационна  шина, и элементы И-НЕ, отличающеес  тем, что, с целью сокращени  оборудовани , информационна  шина подключена к инвертированному первому входу первого элемента И-НЕ и первому входу второго элемента И-НЕ, ко вторым входам которых подключена тактова  шина, выход первого элемента И-НЕ подключен к входам синхронизации тех разр дов регистра сдвига, которые соответствуют нулевым символам в анализируемой комбинации двоичного кода, и к входам установки
в нуль тех разр дов регистра сдвига, которые соответствуют единичным символам в анализируемой комбинации двоичного кода, а выход второго элемента И-НЕ подключен к входам синхронизации тех разр дов регистра сдвига, которые соответствуют единичным символам в анализируемой комбинации двоичного кода, и к входам установки в нуль тех разр дов регистра сдвига, которые соответствуют нулевым символам в ана лизируемой комбинации двоичного кода.
2.Устройство по п.1, отличающее с   тем, что при анализе комбинаций , младший разр д которых равен нулю, информационна  шина подключена к входу регистра сдвига через инвертор.
Источники информации, прин тые во внимание при экспертизе:
1.Авторское свидетельство СССР 174840,кл. Н 03 К 13/258, 1964.
2,Майоров С.А. и др. Принципы организации цифровых машин , Л. , Matшиностроение}1971 , с. 116-118.
tl 14 -- - -- г- f- г- г-- fI:rz: 1
75PI
ъг
SU752102011A 1975-01-27 1975-01-27 Устройство дл анализа комбинаций двоичного кода SU604152A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752102011A SU604152A1 (ru) 1975-01-27 1975-01-27 Устройство дл анализа комбинаций двоичного кода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752102011A SU604152A1 (ru) 1975-01-27 1975-01-27 Устройство дл анализа комбинаций двоичного кода

Publications (1)

Publication Number Publication Date
SU604152A1 true SU604152A1 (ru) 1978-04-25

Family

ID=20609102

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752102011A SU604152A1 (ru) 1975-01-27 1975-01-27 Устройство дл анализа комбинаций двоичного кода

Country Status (1)

Country Link
SU (1) SU604152A1 (ru)

Similar Documents

Publication Publication Date Title
GB1494155A (en) Signal processing circuit
GB1053189A (ru)
GB1312401A (en) Shift register systems
ES485969A1 (es) Circuito de prueba para emisores de cadencia de funciona- miento sincrono
SU604152A1 (ru) Устройство дл анализа комбинаций двоичного кода
GB1501562A (en) Signal detection apparatus
GB1355706A (en) Device comprising a plurality of series arranged storage elements
SU690476A1 (ru) Устройство дл последовательного выделени единиц из п-разр дного двоичного кода
US3308286A (en) Statistical decision circuit
SU544111A1 (ru) Формирователь импульсов
SU1651374A1 (ru) Синхронный делитель частоты
SU667966A1 (ru) Устройство дл сравнени чисел
SU1218455A1 (ru) Формирователь импульсов
SU585608A1 (ru) Делитель частоты
SU769629A1 (ru) Регистр сдвига
SU651418A1 (ru) Регистр сдвига
SU924699A1 (ru) Вычислительное устройство
SU932602A1 (ru) Генератор случайной импульсной последовательности
SU511722A1 (ru) Распределитель импульсов
SU535568A1 (ru) Устройство дл формировани временных интервалов
SU563725A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1282314A1 (ru) Генератор импульсов
SU569014A1 (ru) Триггер со счетным входом
SU1432516A1 (ru) Устройство дл делени частот двух последовательностей импульсов
SU575767A1 (ru) Формирователь импульсов