SU1608751A1 - Реверсивный регистр сдвига - Google Patents
Реверсивный регистр сдвига Download PDFInfo
- Publication number
- SU1608751A1 SU1608751A1 SU884615398A SU4615398A SU1608751A1 SU 1608751 A1 SU1608751 A1 SU 1608751A1 SU 884615398 A SU884615398 A SU 884615398A SU 4615398 A SU4615398 A SU 4615398A SU 1608751 A1 SU1608751 A1 SU 1608751A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- shift
- bus
- information
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действи дл преобразовани последовательного кода в параллельный с основанием √2, и наоборот, при разработке распределителей импульсов, а также при создании АЦП поразр дного кодировани и интерпол торов. Цель изобретени - расширение области применени , заключающа с в обеспечении сдвига кода с основанием 2 на два разр да за один такт. Поставленна цель достигаетс за счет введени двух элементов И, двух элементов ИЛИ, второго N-разр дного регистра, 2N мультиплексоров. 1 ил.
Description
S
(Л
первый 6 и 8о-8.:, р дных выходы
Изобретение относитс к вычислитель- , автоматике и цифровой измери- технике и может быть использо- арифметико-логических устройствах нательного действи дл преобра- последовательного кода в парал- код с основанием -У2 и наоборот при разрабо|тке распределителей импульсов, а при создании АЦП поразр дного кодировани и интерпол торов.
изобретени - расширение облас- прим енени , заключающеес в обеспече- 1га кода с основанием 2 на два раз- один такт.
ертеже представлена функциональ- реверсивного регистра сдвига, ный регистр сдвига содержит и второй «-разр дные регистры 1 ига, 2« мультиплексоров Зо-32п-, 4 и второй 5 элементы И, первый юй 7 элементы ИЛИ, выходы и 9о-9п- соответственно «-раз- регистров 1 и 2, информационные Оо-102Л-1 регистра, первую шину 11
ной техйике
тельной
вано в
последовательного
зовани
лельньи
также циро Цел1
ти
НИИ СДВ
р да за
На на схема
Реверсивный первый и 2
сдвига.
синхронизации, шину 12 управлени режимами работы мультиплексоров регистра, вторую шину 13 синхронизации, первую 14 и вторую 15 шины управлени направлением сдвига, первую - четвертую шины 16-19 поступлени последовательного кода, шину 20 сброса, информационные входы 21о- 22о-22„ | поступлени параллельного кода первой и второй групп регистра, первый 23 и второй 24 входы управлени режимами работы.
Реверсивный регистр сдвига может выполн ть: параллельный ввод двух «-разр дных кодов, одного 2«-разр дного кода; сдвиг вправо (влево) на один разр д двух «-разр дных кодов, одного 2«-разр д- ного кода; сдвиг вправо (влево) на два разр да 2«-разр дного кода за один такт; запись последовательного кода, начина со CTapojHx и младших разр дов; запись последовательного 2«-раз р дного кода с одновременной записью четных и нечетных разр дов, начина со старших и младших разр дов.
Oi
о
СХ)
1 сд
Реверсивный регистр сдвига вл етс однотактным и при поступлении одного тактового импульса обеспечивает сдвиг одновременно всего числа на один разр д вправо или влево. Дл записи 2л-разр д- ного числа в регистр используютс входы 21о-21„ | и 22о-22„ | регистра. Причем на первые из них поступают четные разр ды кода V2 (или двоичного кода), на вторые - нечетные разр ды кода V2 (или двоичного
поступает на вход /5; регистра 1 по шине 16. На входе 23 при этом присутствует единичный сигнал. Когда на входе So низкий уровень, на входе Si высокий, информаци сдвигаетс влево синхронно. Информаци , подлежаща записи старшими разр дами, поступает вперед на вход DL регистра 2 сдвига по шине 19. На входе 24 присутствует единичный сигнал, а на входе 23 - нулевой. Дл последовательной закода ). С помощью указанных шин можно10 писи информации 2л-разр дного кода
записать в регистры 1 и 2 одновременнотактов четные разр ды кода (
два независимых двоичных кода Л/, и N..S, i) поступают по шине 16 на вход D.
Последоват(У1ьна запись 2п-разр дногорегистра 1, а нечетные - по шине 17 на
кода числа, начина с младших разр доввход D регистра 2 через элемент ИЛИ 6
.... . ,. осуществл етс с помощью На управл ющих входах 23 и 24 при этом
присутствуют нулевые сигналы.
шины 16 и шины 19, начина со старших разр дов (сдвиг влево). Возможна также раздельна последовательна запись независимых двоичных кодов Л : и Л/2 путем использовани шин 16 и 17 (сдвиг вправо)
10 1Г, / - - -- - ..д i,,p4uv.,y Lj iicpBui и peiMcrpa i по шине lo через и шин 18 и 19 (сдвиг влево). Сигналами, 20 элемент ИЛИ 7, а на вход Ол...второго
ППГТУПЯЮшими п Tiiuiiu, 1 Q IK пл « LJ
Запись старшими разр дами последовательного кода производитс при , , а информаци поступает на вход D; первого регистра 1 по шине 18 через
поступающими в шины 13-15, осуществл етс сдвиг и задаютс функции регистра. При коде осуществл етс прием чисел, при S, и - соот- ветственно сдвиг влево или вправо.
Реверсивный регистр сдвига работает следующим образом.
Работе устройства предшествует установка регистров 1 и 2 сдвига в нулевое состо ние путем приложени к шине 20 сброса нулевого сигнала. Синхронный параллельный ввод 2п бит информации осуществл етс при наличии на входах So и S регистров 1 и 2 напр жени высокого уровн . Входна информаци , поступивша на входы 21 о и 22о-22„ |, присутствует в виде параллельных кодов на входах регистров и по вл етс на выходах Qo-Q« i с приходом фронта синхроимпульса на С-входы, присутствующего в шине 13. С помощью мультиплексоров Зо-32n-i формируетс полноразр дный код с основанием
30
35
регистра 2 - по шине 19. Выходные сигналы при сдвиге вправо на разр д 2«-разр дного кода снимаютс , присутствуют на выходе , при сдвиге на два разр да вправо за один такт на выходах 102П-2 и 102п-:. Если сдвиг осуществл етс влево на один разр д, сигнал присутствует на выходе 10о, а если на два разр да за такт - на выходах lOi и 10о. В том случае, когда сдвигаютс два кода N и yV2, выходные сигналы снимаютс с выходов и при правом сдвиге и с выходов 10о и Юл при левом сдвиге.
Claims (2)
- Формула изобретениРеверсивный регистр сдвига, содержащий первый «-разр дный регистр сдвига, С-вход которого подключен к первой щине синхронизации регистра, входы управлени направлением сдвига подключены соответственно к первой и второй шинам управные . ..роо1.лмп1.,л кид с исниваниемственно к первой и второй шинам упоавпи .Лк разр ды данного кода за- 40 лени направлением сдвига регистра, вход в первый регистр 1 сдвига, а нечет-последовательного ввода информации присдвиге вправо подключен к первой щине поступлени последовательного кода регист - ра сдвига, информационные входы первого /г-разр дного регистра вл ютс информациво второй регистр 2 сдвига. Дл выдачи кода у2 необходимо к шине 11 приложить нулевой сигнал, а к шине 12 - единичный сигнал. В случае формировани 2пУ1Г- - вликлии иншиомациЕоГа аГ . 2 5 онными входами поступлени параллельного прилагаютс нулевые сигн .пм Дн ппгиии.,-.r,o „ :прилагаютс нулевые сигналы. Аналогичные сигналы обеспечивают выдачу двух независимых двоичных кодов Л/1 и Л/
- 2. Причем 2л-разр дные коды присутствуют на выходах 10о-102„ 1, «-разр дные Л/., и Д/ - соответственно на выходах 10о-10« i и 10„-102«.-|. Сдвиг вправо происходит синхронно при подаче фронта импульса синхронизации на шину 13, когда на входе So высокий уровень (единичный сигнал), а на входе Si низкий уровень (нулевой сигнал) регистров 1 и 2 сдвига. В том случае, когда запись последовательного 2л-разр д- ного кода (двоичного или кода л}Т) выполн етс за 2п тактов сдвигом вправо, кодкода первой группы регистра сдвига, вход сброса подключен к шине сброса регистра сдвига, отличающийс тем, что, с целью рас- ширени области применени за счет обес5Q печени сдвига кода с основанием V на два разр да за один такт, в него введены два элемента И, два элемента ИЛИ, второй /г-разр дный регистр, 2л мультиплексоров , выходы которых вл ютс соответствующими информационными выходами55 регистра сдвига, /-и (где л-IJ выход первого л-разр дного регистра подключен к первому информационному входу г-го мультиплексора и второму информационному входу 2/-ГО мультиплексора, /-ипоступает на вход /5; регистра 1 по шине 16. На входе 23 при этом присутствует единичный сигнал. Когда на входе So низкий уровень, на входе Si высокий, информаци сдвигаетс влево синхронно. Информаци , подлежаща записи старшими разр дами, поступает вперед на вход DL регистра 2 сдвига по шине 19. На входе 24 присутствует единичный сигнал, а на входе 23 - нулевой. Дл последовательной записи информации 2л-разр дного кодаприсутствуют нулевые сигналы.Lj iicpBui и peiMcrpa i по шине lo через элемент ИЛИ 7, а на вход Ол...второгоЗапись старшими разр дами последовательного кода производитс при , , а информаци поступает на вход D; первого регистра 1 по шине 18 черезLj iicpBui и peiMcrpa i по шине lo через 20 элемент ИЛИ 7, а на вход Ол...второгопл « LJ305регистра 2 - по шине 19. Выходные сигналы при сдвиге вправо на разр д 2«-разр дного кода снимаютс , присутствуют на выходе , при сдвиге на два разр да вправо за один такт на выходах 102П-2 и 102п-:. Если сдвиг осуществл етс влево на один разр д, сигнал присутствует на выходе 10о, а если на два разр да за такт - на выходах lOi и 10о. В том случае, когда сдвигаютс два кода N и yV2, выходные сигналы снимаютс с выходов и при правом сдвиге и с выходов 10о и Юл при левом сдвиге.Формула изобретениРеверсивный регистр сдвига, содержащий первый «-разр дный регистр сдвига, С-вход которого подключен к первой щине синхронизации регистра, входы управлени направлением сдвига подключены соответственно к первой и второй шинам управственно к первой и второй шинам упоав0 лени направлением сдвига регистра, вход последовательного ввода информации прионными входами поступлени параллельного ,-.r,o „ :кода первой группы регистра сдвига, вход сброса подключен к шине сброса регистра сдвига, отличающийс тем, что, с целью рас- ширени области применени за счет обеспечени сдвига кода с основанием V на два разр да за один такт, в него введены два элемента И, два элемента ИЛИ, второй /г-разр дный регистр, 2л мультиплексоров , выходы которых вл ютс соответствующими информационными выходамирегистра сдвига, /-и (где л-IJ выход первого л-разр дного регистра подключен к первому информационному входу -го мультиплексора и второму информационному входу 2/-ГО мультиплексора, /-ивыход второго «-разр дного регистра под- к первому информационному входу )-го мультиплексора и второму информационному входу (2/-fl)-ro мультиплексора , первые и вторые управл ющие входы 2п мvльтиплeкcopoв подключены соответ- ственно к второй шине синхронизации и шине управлени режимами работы мультиплексоров регистра, (п-1)-й выход первого регистра сдвига подключен к первому входу перво-о элемента И, второй вход которого вл е -с первым входом управлени режимом работы регистра, а выход подключен к второму входу первого элемента ИЛИ, первый вход которого подключен к второй шине поступлени последовательного кода, а вы:сод подключен к входу последова- тельного ввода информации при сдвиге вправо второго л-разр дного регистра, первый выход которого подключен к первому входу второго элемента И, второй входкоторого вл етс вторым входом управлени режимом работы регистра, а его выход подключен к второму входу второго элемента ИЛИ, первый вход которого подключен к третьей шине поступлени последовательного кода регистра, а выход подключен к входу последовательного ввода информации при сдвиге влево первого «-разр дного регистра, С-вход, 5i и 5о-входы, вход последовательного ввода информации при сдвиге влево и вход сброса второго «-разр дного регистра подключены соответственно к первой шине синхронизации, к первой и второй шинам управлени направлением сдвига, четвертой шине поступлени последовательного кода, регистра, информационные входы поступлени параллельного кода. второго л-разр дного регистра вл ютс информационными входами поступлени параллельного кода второй группы регистра .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884615398A SU1608751A1 (ru) | 1988-12-02 | 1988-12-02 | Реверсивный регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884615398A SU1608751A1 (ru) | 1988-12-02 | 1988-12-02 | Реверсивный регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1608751A1 true SU1608751A1 (ru) | 1990-11-23 |
Family
ID=21413000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884615398A SU1608751A1 (ru) | 1988-12-02 | 1988-12-02 | Реверсивный регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1608751A1 (ru) |
-
1988
- 1988-12-02 SU SU884615398A patent/SU1608751A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское № 1410102 Схел ВЕРСИВНЫЙ РЕГИСТР СДВИГА зобретение относитс к вычислитехнике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действи дл преобразовани последовательного кода в параллельный с основанием - и, наоборот, при разработке распределителей импульсов, а также при создании АЦП поразр дного кодировани и интерпол торов. Цель изобретени - расширение области применени , заключаюш,а с в обеспечении сдвига кода с основанием 2 на два разр да за один такт. Поставленна цель достигаетс за счет введени двух элементов И, двух элементов ИЛИ, второго «-разр дного регистра, 2 «-мультиплексоров. 1 ил. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3949365A (en) | Information input device | |
SU1608751A1 (ru) | Реверсивный регистр сдвига | |
SU1259494A1 (ru) | Преобразователь кодов | |
SU1381479A1 (ru) | Устройство дл цифровой индикации | |
SU1418710A1 (ru) | Устройство программного управлени | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1352627A1 (ru) | Многофазный тактовый генератор | |
SU1711336A1 (ru) | Устройство дл последовательного контрол кода | |
SU1478247A1 (ru) | Устройство дл индикации | |
JPH01217278A (ja) | 集積回路 | |
SU1531172A1 (ru) | Параллельный асинхронный регистр | |
SU1339900A1 (ru) | Устройство дл контрол равновесного кода | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU382146A1 (ru) | Устройство для сдвига чисел | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU1517021A1 (ru) | Вычислительное устройство | |
SU1378026A1 (ru) | Генератор псевдослучайных последовательностей | |
SU993245A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU894714A1 (ru) | Микропроцессорный модуль | |
SU999140A1 (ru) | Преобразователь кодов | |
SU1667005A1 (ru) | Устройство дл программного управлени | |
SU1552360A1 (ru) | Многофазный тактовый генератор | |
SU1675948A1 (ru) | Устройство дл восстановлени тактовых импульсов | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности | |
SU1290295A1 (ru) | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел |