SU1580542A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU1580542A1 SU1580542A1 SU884437253A SU4437253A SU1580542A1 SU 1580542 A1 SU1580542 A1 SU 1580542A1 SU 884437253 A SU884437253 A SU 884437253A SU 4437253 A SU4437253 A SU 4437253A SU 1580542 A1 SU1580542 A1 SU 1580542A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- register
- pulse
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Изобретение может быть использовано в устройствах управлени , электронных коммутаторах. Формирователь содержит счетчик импульсов, запоминающее устройство, выходной регистр, включающий триггеры и элементы И, коммутатор и блок управлени , в который входит генератор импульсов. С целью расширени функциональных возможностей за счет обеспечени возможности программировани длительности цикла, прерывани цикла, с последующим продолжением прерванного цикла до его завершени , а также многопрограммной работы формировател импульсов, в него введены шина запускающего сигнала, шина "Останов", шины кода номера программы, первый и второй триггеры, первый и второй элементы ИЛИ и элемент ИЛИ - НЕ, 1 ил.
Description
Изобретение относитс к автомати е и вычислительной технике и может быть использовано в устройствах управлени электронных коммутаторах, синхронизаторах и других устройствах.
Цель изобретени - расширение функциональных возможностей за счет обес- печени возможности программировани длительности цикла, прерывани цикла с последующим продолжением прернэнного цикла до его завершени , а также многопрограммной работы формировател импульсов.
На чертеже приведена структурна схема формировател импульсов.
Формирователь импульсов содержит счетчик 1 импульсов, представл ющий собой синхронный двоичный счетчик, запоминающее устройство 2, в качестве которого может использоватьс полупроводниковое посто нное или полупосто нное запоминающее устройство любого типа, выходной регистр 3, состо щий из D-триггеров 4.1,4.2,...,4.п и элементов И 5.1, 5.2,...,5.п,коммутатор 6, выполненный в виде элемента И, блок 7 управлени , состо щий из генератора 8 импульсов, выполненного на элементах И-НЕ с врем задающей цепочкой по типовой схеме, и регистра 9 номера программы, выполненного на D-триггерах с общим тактовым входом, первый 10 и второй II RS-триг геры, первый 12 и второй 13 элементы ИЛИ, элемент ИЛИ-НЕ 14, входную шину 15 сигнала Сброс, входную шину 16 запускающего сигнала, входную шину 17 сигнала Останов, входные шины 18 кода номера программы и группу выходов 19 формировател импульсов , вл ющуюс выходами триггеров 4.1,4.2,.,.,4.п выходного регист- ра 3.
Внешний сигнал Сброс вл етс сигналом начальной установки и предназначен дл установки формировател
импульсов в исходное состо ние. Формируетс аппаратурой, в состав которой входит формирователь импульсов, при включении питани или в других случа х, определ емых той же аппаратурой . Внешний сигнал Останов предназначен дл прекращени работы формировател импульсов без возвращени его в исходное состо ние.
Входна шина 15 сигнала Сброс соединена с первым входом элемента ИЛИ 13, второй вход которого соединен с одним из выходов формировател импульсов , например с выходом триггера 4. п выходного регистра 3. Входна шина 16 запускающего сигнала соединена с входами установки единицы первог триггера 10 и второго триггера II. Входные шины 18 кода номера программы соединены с информационными входами регистра 9 номера программы. Входна шина 17 сигнала Останов соединена с первым входом первого элемента ИЛИ 12, второй вход которого соединен с выходом второго элемента ИЛИ 13 и входом установки нул второго триггера 1 1 . Выход первого элемента ИЛИ 12 соединен с входом установки нул первого триггера 10.
Пр мой выход первого триггера 10 соединен с вторым входом коммутатора 6, первый вход которого соединен с выходом генератора 8 импульсов, тактовым входом регистра 9 номера программы и тактовыми входами триггеров 4.1, 4.2,...,4.п выходного регистра 3 Выход коммутатора 6 соединен со счетным входом счетчика 1 импульсов. Инверсный выход первого триггера 10 соединен с вторым входом элемента ИЛИ-НЕ 14. Инверсный выход второго триггера I1 соединен с первым входом элемента ИЛИ-НЕ 14 и вторым входом счетчика 1 импульсов, который вл етс входом установки нул . Выход элемента ИЛИ-НЕ 14 соединен со вторыми
входами элементов И 5.1,5.2,...,5.п выходного регистра 3} первые входы которых соединены с информационными выходами запоминающего устройства 2, а их выходы - с информационными входами соответствующих триггеров 4.1, 4.2,...,4.п выходного регистра 3.
Выходы счетчика 1 импульсов соединены с адресными входами младших разр дов адреса запоминающего устройства 2, а выходы регистра 9 номера программы - с адресными входами старших разр дов адреса запоминающего устройства 2.
Количество выходов 19 формировател импульсов и соответственнр количество триггеров 4 и элементов И 5 в выходном регистре 3 определ етс максимально необходимым количеством импульсных сигналов, которое может быть использовано в проектируемом устройстве , в состав которого входит формирователь . Количество разр дов счетчика 1 импульсов и соответственно количество адресных входов младших разр дов адреса запоминающего устройства 2 определ ютс количеством последовательно (во времени) вырабатываемых формирователем импульсных сигналов , необходимых в проектируемом устройстве , в состав которого входит формирователь .
Формирователь импульсов функционирует следующим образом.
Под действием внешнего сигнала Сброс, который с шины 15 через второй элемент ИЛИ 13 поступает на вход установки нул второго триггера 11 и далее через первый элемент ИЛИ 12 на вход установки нул первого триггера 10, триггеры 10 и 11 устанавливаютс в нулевое состо ние. При этом на инверсном выходе второго триггера 11 по вл етс уровень логической единицы . Этот сигнал поступает на вход установки нул счетчика 1 импульсов, удерживает его в исходном (сброшенном ) состо нии и через элемент ИЛИ-НЕ 14 в виде сигнала логического нул поступает на вторые входы элементов И 5.1, 5.2,,.,,5.п выходного регистра 3. Уровень логического нул на входах элементов И 5.1,5.2,...,5.п вл етс запрещающим уровнем и запрещает прохождение сигналов с информационных выходов запоминающего устройства 2 на- информационные входы триггеров 4.1, 4.2,...,4.п выходного регист1580542
0
0
ра 3, создава на эгкх эходах низкие уровни сигналов.
Генератор 8 импульсов непрерывно вырабатывает импульсы, которые, поступа на тактовые входы триггеров 4.1, 4.2,...,4.п, устанавливают их в нулевое состо ние, которое вл етс дл формировател исходным. На пр мом выходе первого триггера 10 под действием сигнала Сброс по вл етс низкий уровень, что соответствует логическому нулю, который, поступа на второй вход коммутатора 6, запрещает про- 5 хождение импульсов генератора 8 на счетный вход счетчика 1 импульсов.
Таким образом формирователь импульсов устанавливаетс в режим ожидани .
При поступлении с шины 16 внешнего запускающего сигнала на входы установки единицы первого 10 и второго 11 триггеров они устанавливаютс в единичное состо ние. При этом снимаютс запрещающие уровни с входов элементов И 5 коммутатора 6, а также снимаетс сигнал с вхсда установки нул счетчика 1 импульсов. Импульсы генератора 8 начинают проходить на счетный вход счетчика 1 импульсов, который перебирает младшие разр ды адреса запоминающего устройства 2.
Сигналы, по вл ющиес на информационных выходах запоминающего устройства , через элементы И 5 поступают на соответствующие информационные входы триггеров 4 выходного регистра 3 и фиксируютс в них с помощью импульсов генератора 8, и на выходах 19 формировател по вл ютс импульсы, соответствующие той или иной программе, номер которой хранитс в регистре 9 номера программы.
5
0
5
0
Когда на одном из выходов формировател , например на выходе триггера 4.п, по вл етс сигнал, вл ющийс признаком конца цикла, он через элемент ИЛИ 13 поступает на вход установки нул триггера 11 и через элемент ИЛИ 12 на вход установки нул триггера 1 0 и устанавливает эти триггеры в нулевое состо ние, тем самым переводит формирователь импульсов в исходное состо ние (аналогично внешнему сигналу Сорос).Момент по влени сигнала конц никла определ етс программой, записанной в запоминающем устройстве 2. Этим обеспечиваетс программирование длительности цикла. При поступлении
715805
запускающего сигнала по шине 16 процесс повтор етс .
Обычно подобные формирователи используютс в устройствах дл управлени какими-либо узлами. Встречаютс узлы, которые требуют на выполнение заданной операции врем , большее,чем период следовани импульсов генератора 8 формировател импульсов. При этом в программе формировател можно предусматривать так называемые
10
пустые такты. Это дает возможность переходить к следующей операции через врем , определ емое несколькими так- тами генератора, при условии, что все заданные программой операции выполн ютс за врем одного цикла, а количество пустых тактов можно опреде8
j
Когда управл емый узел закончил выполнение заданной операции, он формирует ответный сигнал, который должен попасть на внешнюю шину 16 запускающего сигнала формировател . При этом триггер I1 своего состо ни не измен ет, а триггер 10 под действием этого сигнала, который поступает на вход установки единицы, устанавливаетс в единицу и формирователь продолжает выполнение прерванной программы до завершени цикла формировател .
Так обеспечиваетс возможность прерывани цикла с последующим продолжением прерванного цикла до его завершени .
Код номера программы, поступающий на группу входных шин 18, попадает
лить заранее при составлении програм- JQ на информационные входы регистра 9 мы работы формировател . В тех случа х , когда врем выполнени операции в управл емом узле не может быть определено заранее или известно, что
номера программ и фиксируетс в нем импульсами генератора 8, соединенно с тактовым входом регистра 9, выход которого соединены со старшими раэ
это врем может быть больше длитепьно-25 дами адреса запоминающего устройства 2. сти цикла формировател , в управл емом узле предусматривают специальный сигнал, который формируетс этим узлом при поступлении управл ющего сигнала от формировател и подаетс на 30 внешнюю шину 17 сигнала Останов. В качестве такого внешнего сигнала может быть использован один из выходов 19 формировател импульсов, котоЕспи длительность сигналов на входных шинах 18 больше или равна длительности цикла формировател и этот сигнал установлен хот бы одновременно с запускающими сигналами, то формирователь отрабатывает одну программу . Возможное количество программ определ етс разр дностью запоминающего устройства 2 регистра 9 и входрый в этом случае необходимо соединить ными шинами 18. с внешней шиной 17.
По сигналу Останов, поступающему с внешней шины 17 через элемент ИЛИ 12 на вход установки нул григге- до се выполнени цикла формирователь выЕсли длительность сигнала хот бы одного разр да входных шин 18 меньше длительности цикла формировател ,то при изменении этого сигнала в процесра 10, этот триггер устанавливаетс в нулевое состо ние. При этом через коммутатор 6 на счетный вход счетчика 1 импульсов прекращаетс подача импульсов генератора 8. Сигнал на инверсном выходе триггера 10 через элемент ИЛИ-НЕ 14 запрещает подачу сигналов с информационных выходов запоминающего устройства 2 через элементы И 5 на информационные входы триггеров 4 выходного регистра 3. На выходах 19 формировател снимаютс выходные сигналы, и формирователь останавливаетс . Однако счетчик I импульсов хранит число, соответствующее прошедшему числу импульсов генератора 8f т.е. хранит адрес запоминающего устройства 2, на котором произошел останов программы.
45
50
55
полн ет переход на другую программу. Этим обеспечиваетс возможность многопрограммной работы.
Предлагаемый формирователь позвол ет проектировать более совершеннные устройства, обладающие большими функциональными возможност ми, что ведет к уменьшению объема создаваемой аппаратуры и, как следствие, к уменьшению ее энергопотреблени .
Claims (1)
- Формула изобретениФормирователь импульсов, содержащий счетчик импульсов, запоминающее устройство, выходной регистр, включающий триггеры и элементы И, коммутатор и блок управлени , в который входит генератор импульсов, причем перна информационные входы регистра 9номера программ и фиксируетс в нем импульсами генератора 8, соединенного с тактовым входом регистра 9, выходы которого соединены со старшими раэр дами адреса запоминающего устройства 2Еспи длительность сигналов на входных шинах 18 больше или равна длительности цикла формировател и этот сигнал установлен хот бы одновременно с запускающими сигналами, то формирователь отрабатывает одну программу . Возможное количество программ определ етс разр дностью запоминающего устройства 2 регистра 9 и входными шинами 18.се выполнени цикла формирователь выЕсли длительность сигнала хот бы одного разр да входных шин 18 меньше длительности цикла формировател ,то при изменении этого сигнала в процес505полн ет переход на другую программу. Этим обеспечиваетс возможность многопрограммной работы.Предлагаемый формирователь позвол ет проектировать более совершеннные устройства, обладающие большими функциональными возможност ми, что ведет к уменьшению объема создаваемой аппаратуры и, как следствие, к уменьшению ее энергопотреблени .Формула изобретениФормирователь импульсов, содержащий счетчик импульсов, запоминающее устройство, выходной регистр, включающий триггеры и элементы И, коммутатор и блок управлени , в который входит генератор импульсов, причем первый выход блока управлени соединен с адресными входами старших разр дов адреса запоминающего устройства,второй выход блока управлени , вл ющийс выходом генератора импульсов, соединен с первым входом коммутатора, выход которого соединен с первым входом счетчика импульсов, информационные выходы запоминающего устройства соединены с первыми входами элементов И выходного регистра, выходы которых соединены с информационными входами триггеров выходного регистра, выходы которого вл ютс выходами фор мировател импульсов, шину Сброс, отличающийс тем , что, с целью расширени функциональных возможностей за счет обеспечени возможности программировани длительности цик- ла, прерывани цикла с последующим продолжением прерванного цикла до его завершени , а также многопрограммной работы формировател импульсов, в него введены шина запускающего сиг- нала, шина Останов, шины кода номера программы, первый и второй триггеры , первый и второй элементы ИЛИ и элемент ИЛИ-НЕ, причем выход элемента ИЛИ-НЕ соединен с вторыми входами элементов И выходного регистра, пер- вь й вход элемента ИЛИ-НЕ соединен с инверсным выходом первого триггера,0g Q 5 0пр мой выход которого соединен с вторым входом коммутатора, вход установки единицы первого триггера соединен с входом установки единицы второго триггера и с шиной запускающего сигнала , вход установки нул первого триггера соединен с выходом первого элемента ИЛИ, первый вход которого соединен с шиной сигнала Останов, а второй вход соединен с входом установки нул второго триггера и с выходом второго элемента ИЛИ, первый вход которого соединен с шиной сигнала Сброс второй его вход соединен с одним из выходов формировател , инверсный выход второго триггера соединен с вторым входом элемента ИЛИ-НЕ и с вторым входом счетчика импульсов, выходы которого соединены с адресными входами младших разр дов адреса запоминающего устройства, тактовые входы триггеров выходного регистра соединены с первым входом коммутатора, а в блок управлени введен регистр номера программы, тактовым входом соединенный с выходом генератора импульсов, выходы регистра номера программы вл ютс первым выходом блока управлени , а его информационные входы вл ютс входами формировател импульсов и соединены с шинами кода номера программы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884437253A SU1580542A1 (ru) | 1988-06-06 | 1988-06-06 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884437253A SU1580542A1 (ru) | 1988-06-06 | 1988-06-06 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1580542A1 true SU1580542A1 (ru) | 1990-07-23 |
Family
ID=21379948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884437253A SU1580542A1 (ru) | 1988-06-06 | 1988-06-06 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1580542A1 (ru) |
-
1988
- 1988-06-06 SU SU884437253A patent/SU1580542A1/ru active
Non-Patent Citations (1)
Title |
---|
Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. М.: Советское радио, 1975, с.300. Авторское свидетельство СССР 598225, кл. Н 03 К 5/15, 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1580542A1 (ru) | Формирователь импульсов | |
SU1179375A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU1381509A1 (ru) | Устройство дл контрол логических блоков | |
SU926727A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1277362A1 (ru) | Генератор псевдослучайной последовательности импульсов | |
SU1448401A1 (ru) | Программируемый генератор импульсов | |
SU849187A1 (ru) | Устройство дл формировани синхро-СигНАлОВ | |
SU1166294A1 (ru) | Распределитель | |
SU1297032A1 (ru) | Распределитель импульсов | |
SU1370644A1 (ru) | Преобразователь моментов времени в код | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU987613A1 (ru) | Устройство дл ввода информации | |
SU790129A1 (ru) | Триггер | |
SU1554126A2 (ru) | Устройство задержки и формировани импульсов | |
SU1473076A1 (ru) | Формирователь импульсов | |
SU1070532A1 (ru) | Устройство дл формировани временных интервалов | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1103352A1 (ru) | Устройство дл формировани серий импульсов | |
SU1019600A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1088134A1 (ru) | Счетное устройство с предварительной уставкой кода | |
SU1621156A1 (ru) | Формирователь одиночного импульса | |
SU1476473A1 (ru) | Устройство дл формировани тестовых воздействий | |
SU1014133A1 (ru) | Расширитель импульсов | |
SU970281A1 (ru) | Логический пробник |