SU849187A1 - Устройство дл формировани синхро-СигНАлОВ - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИНХРОСИГНАЛОВ

Изобретение предназначено дл  ис пользовани  в вычислительной техник в частности в синхронных микропро цессорных устройствах обработки информации , которые вьшолн ют необход мые операции с помощью синхронизирующих импульсов. Известно устройство генерации уп равл ющих синхросигналов , реализованное в интегральном исполнении на одном полупроводниковом кристалле и включающее схемы дл  обеспечени  сброса системы. Генератор-форми рователь вьщает строб состо ни  и обеспечивает синхронизацию чтени  центральным процессором команд и да ных f 1 . Однако стрзгктурна  организаци  такого устройства не ориентирована на применение его в других микропроцессорных системах или других синхронных устройствах обработки информации. Наиболее близким к предлагаемому по технической сущности  вл етс  генератор синхроимпульсов, предназначенный дл  обеспечени  синхрони- зирую1цими последовательност ми микропроцессорной системы. В генератор синхроимпульсов входит сдвиговый регистр, внутренний генератор тактовых импульсов, кварцевый резонатор, внешнее управление, дешифратор состо ний сдвигового регистра, схема работы по шагам, схема сброса Недостатком известного генератора  вл етс  ограниченные функциональные возможности, так как с помо|цью этого устройства можно получить только две фазы синхросигналов. Цель изобретени  - расширение функциональных возможностей устройства за счет возможности запоминани  состо нийсоответствующего информационного выхода устройства и возможности работ по циклам. Поставленна  цель достигаетс  тем, что в устройство дл  формировани  синхросигналов, содержащее внутренний генератор тактовых импульсов, сдвиговый регистр, дешифратор состо ний , причем выход дешифратора  вл етс  информационным выходом устройства , группа разр дных выходов сдвигового регистра соединена с груп пой входов дешифратора состо ний, введены шесть триггеров, три элемента НЕ, повторитель, два элемента И, четыре элемента И-НЕ, причем нулевой вход первого триггера соединен с входом прерьшаний устройства и с нулевым входом второго триггера, вход синхронизации устройства через первый элемент НЕ соединен с входом синхронизации первого триггера, с первым входом первого элемента И, с единичным входом третьего триггера и с единичным входом четвертого триггера , вход синхронизации устройства через повторитель соединен с входом синхронизации второго триггера и с первым входом второго элемента И, вход сброса устройства соединен с входом сброса сдвигового регистра с входом сброса третьего, четвертогот , п того и шестого триггеров, вход запуска устройства через второй элемент НЕ соединен с первым входом первого элемента И-НЕ и с единичным входом п того триггера, вход конца цикла устройства соединен .с выходом конца цикла дешифратора состо ний и через элемент НЕ с управл ющим входом шестого триггера и с первым входом второго элемента И-НЕ, разрешающий вход устройства соединен с упр л ющим входом дешифратора состо ний , вторые входы первого и второго элементов И соединены соответственн с вьрсодами первого и второго тригге ров , выход первого элемента И соеди нен с первым информационным входом сдвигового регистра, выход второго элемента И соединен со вторым информационным входом сдвигового регистра , выход третьего триггера сое динен с первым входом третьего элемента И-НЕ, второй вход третьего эл мента И-НЕ соединен с выходом четве того триггера, третий вход третьего элемента И-НЕ соединен с выходом шестого триггера, выход третьего элемента И-НЕ соединен с управл ющи входом сдвигового регистра, единичный вход третьего триггера соединен 74 с первым выходом группы выходом сдвигового регистра и с первым входом четвертого элемента И-НЕ, нулевой вход третьего триггера соединен со вторым ВЫХОДОМ труппы ВЫХОДОМ сдвигового регистра и с первым входом четвертого элемента И-НЕ, третий выход группы выходом сдвигового регистра соединен с третьим входом четвертого элемента , четвертый выход группы выходов сдвигового регистра соединен со вторым входом второго элемента И-НЕ, выход четвертого элемента И-НЕ соединен со вторым входом первого элемента И-НЕ, выход п того триггера соединён с единичным входом четвертого триггера, выход второго элемента И-НЕ соединен с единичным входом шестого триггера, выход первого элемента И-НЕ соединен с нулевым входом п того триггера, выход внутреннего генератора тактовых импульсов соединен с тактовым выходом устройства и с входом синхронизации устройства, управл ющий выход конца цикла дешифратора соединен с выходом конца цикла устройства. На чертеже приведена схема предлагаемого устройства. Устройство содержит внутренний генератор 1 тактовых импульсов с выводами 2 и 3 дл  подключени  кварцевого резонатора, сдвиговый регистр 4, дешифратор 5 состо ний, выход 6 внешнего управлени , выходы 7 генерируемых синхросигналов, управл ющий выход 8, триггеры 9 и 10, внешний вход II прерывани , элемент НЕ 12, повторитель 13, элементы И 14 и 15, вход 16 синхронизации, триггер 17, триггер 18, вход 19 сброса, триг- гер 20, триггер 21, элемент И-НЕ 22, элемент НЕ 23, элемент И-НЕ 24, вход 25 запуска, элемент И-НЕ 26, элемент НЕ 27,- элемент И-НЕ 28, упра .вл ющий вход 29 устройства, вход 30 конца цикла работы сдвигового регистра . Устройство работает следующим образом . На вход Ь6 поступают тактовые импульсы либо с выхода 8, либо от внешнего генератора тактовых импульсов. После прохождени  элемента НЕ 12 и повторител  13 инверсное и пр мое значени  входных тактовых импульсов поступает соответственно на первые | .входы элемента И 14 и элемента И 15, которые стробируютс  соответственно выходами триггеров 9 и 10. С выходо элемента И 1.4 и элемента И 15 параф1азные тактовые импульсы поступают на синхронизирующие входы сдвигового регистра 4, который с поступлени ем тактовых импульсов начинает осуществл ть сдвиг информации, поступа ющей на информационный вход сдвигов го регистра 4 с выхода элемента . , И-НЕ 22, три входа Которого подключены соответственно к выходам триггера 17, триггера 18 и триггера 21. Информаци  с выходом сдвигового регистра 4 поступает на входы дешифратора 5 состо ний, в котором шабл ном металлизации запрограммированы генерируемые устройством управл ющие синхросигналы на выходах 7 и выходной сигнал конца цикла работы сд гового регистра 4 на выходе 30 устройства . Вход 6 внешнего управлени  дешифратором 5 состо ний позвол ет наст ивать устройство на генерацию одного из двух вариантов генерируемых устройством синхросигналов на выходах 7 и запрограммированных одним шаблоном металлизации. Вход сброса 19 предназначен дл  приведени  устройства в исходное состо ние, т.е. дл  подготовки его к работе посредством подключени  к входу сброса 19 внешнего сигнала сб са. Уровнем логического нул  внешне го сигнала сброса происходит устано ка в единичное состо ни  триггеров сдвигового регистра 4, триггера 17, триггера 21 и сброс в нулевое состо ние триггеров 18 и 20, В таком случае на выходе элемента И-НЕ 22 присутствует уровень логической еди ницы, т.е. эта схема оказьшаетс  закрытой сигналом с уровнем логического нул  с выхода триггера 18 и на всех выходах сдвигового регистра 4 присутствует уровень логической еди ницы, т.е. устройство не генерирует управл ющие синхросигналы на выходах 30, если даже на синхронизирующие входы сдвигового регистра 4 и поступают парафазные тактовые импульсы с выходом элемента И 14, и элемента И 15. Единичным значением внешнего сигнала запуска, поступающего на вход 25 запуска, производитс  установка асинхронного триггера 20 запуска в единичное состо ние. По заднему фронту тактового импульса, поступающе- , го на синхронизирующий вход триггера 18 запуска с выхода инвертора 12 происходит,запись состо ни  триггера 20 в триггер 18, и с этого момента на выходе элемента И-НЕ 22 устанавливаетс  уровень логического нул  при условии, что в триггеры 17 и 21 записана логическа  единица. Единичными значени ми парафазных тактовых импульсов, поступающих на синхронизирующие входы сдвигового регистра 4 с выходов элементов И 14 и I5 в сдвиговом регистре 4, происходит сдвиг информации, поступающей на сдвиговый регистр 4 с выхода элемента И-НЕ 22, и на выходах сдвигового регистра 4 формируютс  сигналы с уровнем логического нул  с длительностью, равной периоду входным тактовых импульсов и сдвинутые один относительно другого на 1/2 периода входной тактовой серии. На выходах 7 устройства формируютс  управл ющие синхросигналы, а на выходе 30 - сигнал с уровнем логической единицы конца цикла работы сдвигового регистра 4. Заданный режим работы сдвигового регистра 4 обеспечиваетс  тем, что сбросовый вход триггера I7 подключен ко второму выходу сдвигового регистра 4, а информационный вход этого триггера - к дев тому выходу сдвигового регистра 4. Дл  запуска устройства на непрерывный режим генерации управл ющих синхросигналов необходимо присутствие на входе 25 запуска сигнала с уровнем логической единицы в течение всего времени работы, а на входе 29 запуска - сигнала с уровнен логической единицы или в течение всего времени работы устройства, или на вход 29 должен поступать единичный сигнал в конце каждого цикла работы устройства . Дл  входа 29 запуска этим сигналом может быть сигнал с выхода 30 конца цикла работы сдвигового регистра. После подачи сигнала на вывод 25 запуска и начала генерации устройстве управл ющих синхросигналов на выходах 7-с помощью элементов И-НЕ 24 и 26 и сигналов со второго, восьмого и дев того выходов сдвигового регистра 4 осуществл етс  анаЛИЗ наличи  сигнала запуска на выходе 25 устройства. Если сигнал запуска на входе 25 присутствует, то устройство продолжает генерацию управл ющих синхросигналов на выводах 7, если же он отсутствует, то по окончании текущего цикла работы сдвигового регистра 4 ге.неради  управл ющих синхросигналов прекращаетс .

Происходит это следующим образом, При отсутствии сигнала запуска на входе 25 запуска происходит сброс в нуль асинхронного триггера 20, его состо ние записьюаетс  в синхронный триггер 18, элемент И-НЕ 22 закрываетс , т.е. на ее выходе присутствует логическа  единица и по окончании текущего цикла работы устройства на всех выходах сдвигового регистра 4 будет присутствовать логическа  единица, т.е. формировани  сдвину тых сигналов с уровнем логического нул  на выходах сдвигового регистра 4 производитьс  не будет.

Вход 1 1 прерывани  служит дл  пре рывани  генерации управл ющих синхросигналов на выходах 7 устройства в любом месте цикла генерации с последующим продолжением генерации прерыванных последовательностей управл кхЦих синхросигналов путем подачи на вход 11 прерьшани  внешнего сигнала прерывани . Дл  прерывани  генерации синхросигналов необходи МО на вывод 1I прерывани  подать низ кий уровень сигнала прерывани , который по задним фронтам тактовых импульсов с выходом элемента НЕ 12 и повторител  I3 записываетс  в триггеры 9 и 10, после чего будут закрыты элемент И 14 и элемент И 15, т.е. на синхронизирующие входы сдвигового ре1 истра 4 прекращаетс  поступление тактовых импульсов с выходов элементов И 14 и 15, что приводи к тому, что сдвиговый регистр 4 прекращает изменение своего состо ни , т.е. произойдет замор 1живание выхоных синхросигналов на выходах 7 устройства.

Дл  дальнейшего продолжени  генерции управл ющих синхросигналов на выводах 7 необходимо на вАод 11 прерывани  подать единичным значение сигнала прерывани , который записываетс  в триггеры 9 и 10, открываютс  элементы И 14 и 15, на синхронизирующие входы сдвигового регистра

4 продолжаетс  поступление тактовых импульсав, а на выходах 7 устройства продолжаетс  генераци  управл ющих синхросигналов.

Таким образом, предлагаема  структурна  организаци  устройства дл  формировани  синхросигналов дл  микропроцессоров позвол ет расширить функциональные возможности устройства , распшрить область его применени  практически на любую синхронную микропроцессорную вычислительную систему. Применение предлагаемого устройства сокращает количество микросхем при проектировании устройства синхронизации, повьш1ает надежность и степень микроминиатюризации микропроцессорных вычислительных систем.

Claims (2)

1.Data catalog, 1976, с. 8-25.

2.Там же, с. 7-53 (прототип).