SU1575192A1 - Устройство дл выделени области во внешней пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам управлени  внешней пам тью. Цель изобретени  - снижение аппаратурных затрат. Устройство содержит преобразователь 1 кода, М блоков 2, анализа свободных участков внешней пам ти, элемент ИЛИ 3, регистры 4, 5, входы и выходы. Устройство позвол ет сформировать начальный адрес оптимального по размерам участка пам ти и определить номер внешнего носител , в котором он находитс . 1 з.п. ф-лы, 3 ил.

Description

Изобретение относитс  к вычислительной технике и может примен тьс  в устройствах управлени  внешней пам тью .

Целью изобретени   вл етс  снижение аппаратурных затрат.

На фиг.1 изображена функциональна  схема предлагаемого устройства; а фиг.2 - функциональна  схема преобразовател  кодов; на фиг.З - функциональна  схема блока анализа свободных участков внешней пам ти.

Устройство содержит преобразователь 1 кода, М блоков 2 анализа свободных участков внешней пам ти, элемент ИЛИ 3, первый регистр 4, второй Регистр 5, вход 6 запуска, вход 7 задани  кода требуемого размера участка пам ти М групп входов 8 кода размера 1-го участка пам ти, М групп входов 9 начального адреса 1-го учаска пам ти, М входов 10 номера внешнего носител , сигнальный выход 11, выход 12 начального адреса выбранного участка пам ти, выход 13 номера выбранного внешнего носител . Преобразователь 1 кода содержит триггер 14, генератор 15 импульсов, элемент И 16, счетчик 17 и элемент 18 задержки. Блок 2 анализа свободных участков внешней пам ти содержит N счетчиков 19, N элементов 20 задержки , первый элемент ИЛИ 21, N триггеров 22t N элементов И 23 первой группы, N элементов И 24 второй группы , N регистров 25, второй элемент ИЛИ 26 и дополнительный регистр 27.

Устройство работает следующим образом .

В исходном состо нии все триггеры счетчики и регистры устройства обнулены (не показано). В счетчик 17 по входу 7 записываетс  код требуемого размера участка пам ти на внешнем носителе. По входам 8 в счетчики 19 которого К-го блока 2 анализа свободных участков внешней пам ти (К-1,... М,где М - число внешних носителей пам ти) занос тс  коды размеров свободных участков пам ти, а в регистры 25 по входам 9 занос тс  их начальные адреса, причем если i-й участок пам ти зан т (i t,2,...,N,rne N - число анализируемых участков на одном внешнем носителе), то в 1-й счетчик 19 и i-й регистр 25 заноси с  нулевой код (нули во все разр ды) Код номера внешнего носител  заноситс  в дополнительный .регистр 27 по

т , т - .

10

f5

20

25

30

35

40

45

50

55

924

входу 10. Регистры 25 и дополнительный регистр 27 наход тс  в третьем состо нии (с большим входным сопротивлением ) и не оказывают вли ние на регистры 4 и 5. С приходом импульса запуска по входу 6 триггер 14 переходит в единичное состо ние и импульсы с генератора импульсов через элемент И 16 поступают на счетные входы счетчика 17 и счетчиков 19 всех блоков 2 анализа свободных участков внешней пам ти. Состо ние всех счетчиков с каждым импульсом увеличиваетс  на единицу.

Чем больше код размера свободного участка пам ти в одном из счетчиков 19, тем раньше возникает сигнал переполнени  на соответствующем счетчике, При возникновении сигнала переполнени  на одном из счетчиков все триггеры 22 через элементы ИЛИ 21 и 3 обнул ютс  и через врем  t{ , определ емое элементом 20 задержки , соответствующий счетчику 19 триггер 22 переводитс  в единичное состо ние. Если к этому моменту времени сигнал переполнени  счетчика 17 не поступил, то перевод триггера 22 в единичное состо ние означает, что обнаружен участок пам ти, размер которого больше требуемого Если с приходом очередного импульса с генератора 15 импульсов ни на одном из счетчиков сигнал переполнени  не возникает , то состо ние триггером 22 не измен етс  .

При по влении сигнала переполнени  на счетчике 17 триггер 14 переводитс  в нулевое состо ние и генератор 15 импульсов отключаетс . Через врем  1, определ емое элементом 18 задержки, на сигнальном выходе 11 устройств по вл етс  сигнал Готовность устройства. К этому моменту времени один или несколько триггеров 22 наход тс  в единичном состо нии (если имелс  участок пам ти размером больше, либо равный требуемому ) . В общем случае может быть несколько участков пам ти одинаковой длины, что обуславливает единичное состо ние нескольких триггеров 22.

Группы элементов И 23 и 24 всех блоков 2 анализа свободных участков внешней пам ти представл ют собой схему приоритета. В том случае, если два и более триггеров 22 наход тс  в единичном состо нии, то лишь один элемент И 24 будет открыт. Импульс

с элемента 18 задержки через единственно открытый элемент И 24 в одном из блоков 2 анализа свободных участков внешней пам ти подаетс  на разрешающий вход соответствующего регистра 25 и начальный адрес оптимального участка внешней пам ти из регистра 25 переписываетс  в регистр 4, Кроме того , на выходе элемента ИЛИ 26 одного из блоков 2 анализа свободных участков внешней пам ти, на котором выделен свободный участок пам ти, по вл етс  единичный импульс, который подаетс  на разрешающий вход дополнительного регистра 27 и код номера внешнего носител  из дополнительного регистра 27 переписываетс  в регистр 5. В том случае, если нет свободного участка пам ти, размер которого больше или равен требуемому в момент возникновени  сигнала переполнени  все триггеры 22 наход тс  в нулевом состо нии, следовательно состо ние регистров 4 и 5 не изменитс  (регистры 4 и 5 останутс  в нулевом состо нии, что означает отсутствие участка пам ти требуемого размера ) .

На этом устройство завершает работу .

Claims (2)

1. Устройство дл  выделени  области во внешней пам ти, содержащее преобразователь кода, М блоков анализа свободных участков внешней пам ти первый и второй регистры, причем вход запуска устройства соединен с управл ющим входом преобразовател  кода, выход признака исполнени  которого  вл етс  сигнальным выходом устройства, а информационный выход соединен с управл ющими входами блоков анализа свободных участков внешней пам ти, перва  информационна  группа входов каждого К-го блока анализа свободных участков внешней пам ти (,...,М, где М - количество внешних носителей)  вл етс  входом кода размера 1-го участка пам ти устройства (i 1,...,N, где N - количество анализируемых участков на одном внешнем носителе), втора  информационна  группа входов каждого К-го блока анализа свободных участков внешней пам ти  вл етс  вхо дом начального адреса 1-го участка

.

10

15

20

25

30

35

40

45

50

55

926

пам ти устройства, информационный вход каждого К-го блока анализа сво- бодных участков внешней пам ти  вл етс  входом номера внешнего носител  устройства, информационный вход преобразовател  кода  вл етс  входом задани  кода требуемого размера участка пам ти устройства, выход первого регистра  вл етс  выходом начального адреса выбранного участка пам ти устройства, а выход второго регистра  вл етс  выходом номера выбранного внешнего носител  устройства, отличающеес  тем, что, с целью снижени  аппаратурных затрат, в него введен элемент ИЛИ, К-й вход которого соединен с выходом признаке выбора участка пам ти К-го блока анализа свободных участков внешней пам ти, а выход соединен с входами признака продолжени  поиска блоков анализа свободных участков внешней пам ти, выходы начальных адресов свободных участков всех блоков анализа свободных участков внешней пам ти соединены между собой и с информационным входом первого регистра, а выходы номера внешнего носител  всех блоков анализа свободных участков внешней пам ти соединены между собой и с информационным входом второго регистра , выход признака исполнени  преобразовател  кода соединен с входами выбора оптимального участка блоков анализа свободных участков внешней пам ти, выходы признака приоритета блоков анализа свободного участка внешней пам ти с первого по (М-1)-й соединены с входами признака приоритета блоков анализа свободного участ- .ка со второго по М-й соответственно, вход признака приоритета первого блока анализа свободных участков внешней пам ти соединен с логической единицей .

2. Устройство по п.отличающеес  тем, что блок анализа свободных участков внешней пам ти содержит N счетчиков, N элементов задержки , N триггеров, первый и второй элементы ИЛИ, первую и вторую группы из N элементов И,N регистров и дополнительный регистр, причем управл ющий вход блока соединен со счетными входами всех счетчиков, выход .переполнени  i-ro счетчика соединен с i-м входом первого элемента ИЛИ, выход

которого  вл етс  выходом признака выбора участкапам ти блока,входпёре- полнени  1-го счетчика соединено входом 1-го элемента задержки, выход которго с входом установки в 1 1-го Триггера, пр мой выход которого соединен с вторым входом 1-го элемента И второй группы, выход которого соединен с разрешающим входом i-ro регистра и с i-ым входом второго элемента.И, выход которого  вл етс  |аэ решающим входом дополнительного р егистра , вход признака продолжени  цоиска блока соединен с входом установки в О триггеров, инверсный выход 1-го триггера соединен с вторым уходом 1-го элемента И первой группы выходы элементов И с первого по )-ft первой группы соединены с цервыми входами элементов И с второго по N-й соответственно первой и

3

0

второй группы, первые входы первых элементов И первой и второй групп, соединены между собой и  вл ютс  входом признака приоритета блока, выход NTO элемента И первой rpynifti  вл етс  выходом признака приоритета блока , вход выбора оптимального участка блока соединен с третьими входами элементов И второй группы, перва  информационна  группа входов блока соединена с информационными входами счетчиков, втора  информационна  группа входов бпока соединена с информационными входами регистров с первого по N-й, выходы которых соединены между собой и  вл ютс  выходом начального адреса свободного участка, информационный вход блока соединен с информационным входом дополнительного регистра, выход которого  вл етс  выходом номера внешнего носител  блока

/4

16

Фиг.2

П

№

18

11

Ј5лг