SU1539761A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и дискретной автоматике и предназначено дл  ввода информации о состо нии источников дискретных сообщений, в частности сигналов состо ни  двухпозиционных датчиков исполнительной автоматики, в управл ющую машину. Целью изобретени   вл етс  повышение достоверности вводимой информации в режиме контрол  путем обнаружени  посто нного ложного сигнала на выходах усилителей. Сущность изобретени  заключаетс  в том, что в режиме контрол  осуществл етс  прерывание сигнала в выходных цеп х усилителей на врем , достаточное дл  фиксации в блоке оперативной пам ти отсутстви  сигналов в пределах разр дной сетки адреса, с последующим контролем пор дка смены кодов вводимых сигналов. Устройство содержит группу разв зывающих усилителей 1, коммутационные элементы 2, первую и вторую шины питани  3, 4, шину 5 ввода числа, элемент НЕ 6, регистр 7, коммутатор 8, ограничительные элементы 9, аналоговый коммутатор 11, блок управлени  12, дешифратор 13, элемент ИЛИ 14, первый блок сравнени  15, второй блок сравнени  19, переключатель 20, блок оперативной пам ти 21, счетчик 22, первый и второй элементы индикации 23, 24, первый и второй элементы И 25, 26, блок прерывани  27. 6 ил.

Description

Изобретение относитс  к вычислительной технике и дискретной автома- тике и предназначено дл  ввода информации о состо нии источников дискретных сообщений, в частности сигналов состо ни  двухпозиционных датчиков исполнительной автоматики, в уп- равл ющую вычислительную систему.

Цель изобретени  - повышение достоверности вводимой информации в режиме контрол  путем обнаружени  посто нного ложного сигнала на выходах усилителей.

На фиг.1 представлена структурна  схема устройства дл  ввода информации; на фиг.2 - временные диаграммы, иллюстрирующие частный случай работы устройства; на фиг.З - структурна  схема блока управлени ; на фиг.4 - временные диаграммы работы блока управлени ; на фиг.З - схема блока оперативной пам ти; на фиг.6 - схема блока прерывани .

Устройство содержит группы разв зывающих усилителей 1, группы коммутационных элементов 2 (контакты релейного абонента), первую 3 и вторую 4 шины питани , шину 5 ввода числа, элемент НЕ 6, регистр 7, коммутатор 8, ограничительные элементы 9 (резисторы ) , вторую группу информл1 ион- ных входов 10 устройства, аналоговый коммутатор 11, блок 12 управлени , дешифратор 13, элемент ИЛИ 14, первый блок 15 сравнени , первый управл ющий вход 16 устройства, первую группу информационных входов 17 устройства , второй управл ющий вход 18 устройства, второй блок 19 сравнени  переключатель 20, блок 21 оперативной пам ти, счетчик 22, первый 23 и

5

0 5

0

Q

5 „

второй 24 элементы индикации, первый 25 и второй 26 элементы И и блок 27 1 прерывани . Каждый блок разв зывающих усилителей содержит элементы-28 разв зки и разв зывающие усилители 29.

На фиг.2 прин ты следующие обозначени  : сигнал 30 - на .адресном выходе блока 12 управлени ; сигнал 31 -На пер- .вом управл ющем входе 16 устройства; сигнал 32- на выходе коммутатора 8; сигнал 33 - на втором информационном входе 10 устройства; сигнал 34 - на первом информационном входе 17 устройства; сигнал 35 - на выходе первого блока 15 сравнени , сигнал 36 - на выходе элемента ИЛИ 14, сигнал 37,- на выходе блока 27 прерывани .

Блок 12 управлени  (фиг.З) содержит генератор 38 тактовых импульсов (ГТй), распределитель 39 импульсов (РИ), первый 40 и второй 41 элементы ИЛИ, первый элемент И 42, первый 43 и второй 44 триггеры, генератор 45 одиночных импульсов (ГОИ), коммутатор 46, счетчик 47 адресных вводимых сигналов, второй элемент И 48, третий триггер 49, третий и четвертый элементы И 50 и 5I.

Временна  диаграмма, иллюстрирующа  работу блока 12 управлени , приведена на фиг.4, где прин ты следующие обозначени : сигнал 52 - на тактовом входе распределител  39 импульсов; сигналы 53-57 - на первом - шестом выходах распределител  39 импульсов соответственно сигналы 58 и 59 - на третьем и четвертом выходах блока 12 управлени  соответственно.

Блок 21 оперативной пам ти (фиг.5) содержит коммутатор 60, первый 61 и второй 62 D-триггеры, буферное oneративное запоминающее устройство 63 (БОЗУ), первый 64, второй 65 и третий 66 элементы И, элемент ИЛИ 67.

Блок 27 прерывани  (фиг.6) содержит дешифратор 68, триггер 69 и элемент И-НЕ 70.

Устройство работает следующим образом .

Наличию телесигнала соответствует замкнутое состо ние коммутационных элементов 2 (в противном случае - разомкнутое) соответствующего релейного абонента. Вс  принимаема  информаци  о состо нии коммутационных элементов 2 релейных абонентов условно в соответствии с разбиением усилитер

лей 29 на группы 1 раздел етс  на 2 входных и 2 -разр дных слова.

Прием информации в блок 21 оперативной пам ти производитс  опросом выходов усилителей 29 и осуществл етс  с помощью дешифратора 13 и коммутатора 8 в процессе циклического изменени  К-разр дного сигнала адреса на адресном выходе блока 12 управлени .

В рабочем режиме на второй вход 16 устройства поступает, например, с

10

с выхода дешифратора 13. При этом ходы соответствующих усилителей 29 других групп 1, с которыми объедин выход данного усилител  29, блокир ваны запрещающими сигналами, посту пающими с невозбужденных выходов дешифратора 13 на входы стробирова ни  усилителей 29 этих трупп 1. Эт позвол ет исключить вли ние осталь ных параллельно включенных усилите лей 29 на запись состо ни  коммута ционных элементов 2 принимаемого р лейного абонента.

Опрос выходов усилителей 29 выбран ной группы 1 осуществл етс  с помощью коммутатора 8 в течение подцикл изменени  младших разр дов q адреса пока разрешающий сигнал с возбужден ного выхода дешифратора 13 поступае на входы стробировани  усилителей 2 этой группы 1.

Состо ние элементов 2 релейного абонента фиксируетс  в блоке 21 опе 25 ративной пам ти, куда сигнал поступает с выхода коммутатора 8 через п следовательно соединенные элемент Н 6 и элемент И 26, на второй вход ко торого в рабочем режиме поступает

15

20

пульта управлени  сигнал низкого уров- зо единичный сигнал с выхода блока 27

н . При этом осуществл етс  опрос состо ни  коммутационных элементов 2 релейных абонентов и записи их в блок 21 оперативной пам ти. С выхода элемента ИЛИ 14 на второй вход (стробировани ) дешифратора 13 поступает посто нно сигнал низкого уровн , разрешающий формирование сигналов на выходе дешифратора 13 в зависимости от сигналов на его операционных входах. Сигналы на входы усилителей 29 поступают с первой шины 3 питани  через (замкнутый в рабочем режиме) переключатель 20 и коммутационные элементы 2

35

40

прерывани .

i

Таким образом, за один цикл опро са состо ни  коммутационных элементов 2 релейных абонентов сигналы от всех релейных абонентов будут после довательно записаны в блоке 21 опер тивной пам ти.

Ввод сигнала состо ни  очередног коммутационного элемента 2 в управл ющую вычислительную систему, подключаемую к выходам устройства, осу ществл етс  при каждом поступлении на второй вход блока 12 управлени 

с выхода дешифратора 13. При этом выходы соответствующих усилителей 29 других групп 1, с которыми объединен выход данного усилител  29, блокированы запрещающими сигналами, поступающими с невозбужденных выходов дешифратора 13 на входы стробирова- ни  усилителей 29 этих трупп 1. Это позвол ет исключить вли ние остальных параллельно включенных усилителей 29 на запись состо ни  коммутационных элементов 2 принимаемого релейного абонента.

Опрос выходов усилителей 29 выбранной группы 1 осуществл етс  с помощью коммутатора 8 в течение подцикла изменени  младших разр дов q адреса, пока разрешающий сигнал с возбужденного выхода дешифратора 13 поступает на входы стробировани  усилителей 29 этой группы 1.

Состо ние элементов 2 релейного абонента фиксируетс  в блоке 21 опе- 5 ративной пам ти, куда сигнал поступает с выхода коммутатора 8 через последовательно соединенные элемент НЕ 6 и элемент И 26, на второй вход которого в рабочем режиме поступает

5

0

5

0

прерывани .

i

Таким образом, за один цикл опроса состо ни  коммутационных элементов 2 релейных абонентов сигналы от всех релейных абонентов будут последовательно записаны в блоке 21 оперативной пам ти.

Ввод сигнала состо ни  очередного коммутационного элемента 2 в управл ющую вычислительную систему, подключаемую к выходам устройства, осуществл етс  при каждом поступлении на второй вход блока 12 управлени 

(контакты релейных абонентов). В соот- .с единичного сигнала с четвертого вховетствии с кодом адреса, формируемым на адресном выходе блока 12 управлени , по вл етс  сигнал на соответствующем выходе дешифратора 13, который поступает на первые входы (стробировани ) усилителей 29 определенной (в зависимости от значени  кода в старших р разр дах адреса) группы 1 .

При поступлении напр жени  на вход усилител  29 (если замкнут соответствующий элемент 2) на выходэ усилител  29 по вл етс  сигнап низкого уровн  при условии, что на его вход стробировани  поступает разрешающий сигнал

50

55

да 18 устройства, поступающего, например , из управл ющей вычислительной системы.

В каждом цикле ввода на выход устройства поступает один сигнал, фиксируемый элементом 23 индикации. При этом на первом выходе устройства формируетс  код наиболее приоритетного (т.е. имеющего наименьший код адреса ) сигнала, сопровождаемого импульсом синхронизации на втором выходе устройства.

В рабочем режиме второй элемент 24 индикации заблокирован с помощью

0

5

да 18 устройства, поступающего, например , из управл ющей вычислительной системы.

В каждом цикле ввода на выход устройства поступает один сигнал, фиксируемый элементом 23 индикации. При этом на первом выходе устройства формируетс  код наиболее приоритетного (т.е. имеющего наименьший код адреса ) сигнала, сопровождаемого импульсом синхронизации на втором выходе устройства.

В рабочем режиме второй элемент 24 индикации заблокирован с помощью

элемента И 25 сигналом низкого уровн  с второго входа 16 устройства.

При поступлении на второй вход устройства сигнала высокого уровн , например, с пульта управлени , свидетельствующего о переходе в режим функционального контрол , по вление разрешающего единичного сигнала низкого уровн  на втором входе дешифратора 3 определ етс  выходным сигналом первого блока 15 сравнени . Сигналы , необходимые дл  осуществлени  ввода требуемой по программе контрол  информации, формируютс  в соответствии с программой контрол  и поступают на адресный 10 и информационный 17 контрольные входы устройства, например, из системы функционального контрол , В момент проведени  контрол  состо ние элементов 2 релейных абонентов может быть произвольным.

Дл  исключени  вли ни  состо ни  коммутационных элементов 2 на ввод . информации в режиме контрол  на второй вход первого блока 15 сравнени  в течение всего времени контрол , св занного с вводом заданного релейного слова, поступает сигнал, соответствующий адресу вводимого слова (в виде р-разр дного кода).

С некоторой задержкой (At. ,фиг2) относительно момента установлени  кода на адресном контрольном входе устройства осуществл етс  имитаци  поступлени  информации на входы усилителей 29, дл  чего на информационный контрольный вход 17 устройства подаетс  сигнал низкого уровн  в течение интервала времени, равного длительноти нескольких циклов (Тц на фиг.2) опроса. Переключатель 20 в режиме контрол  разомкнут. При этом срабатывает аналоговый коммутатор 11, замыка  цепь подачи напр жени  через элементы 28 разв зки на входы усилителей 29 (элементы 28 разв зки необходимы дл  обеспечени  разв зки входов усилителей 29 в рабочем ргежиме устройства ) .

В процессе циклического изменени  кода на адресном выходе блока 12 управлени , которое происходит в режим контрол  так же, как и в рабочем режиме устройства, пока сохран етс  равенство текущего значени  старших рар дов р кода адреса с кодом адреса вводимого релейного слова, на выходе первого бпока 15 сравнени  формирует

0

5

0

5

0

5

0

5

с  сигнал низкого уровн , разрешающий работу дешифратора 13. При этом в течение соответствующей части цикла ( фиг.2) опроса выходные сигналы усилителей 29 соответствующей группы 1 последовательно фиксируютс  с помощью коммутаторов 8 в блоке 21 оперативной пам ти.

При нарушении равенства текущего значени  старших разр дов р кода адреса на адресном выходе блока 12 управлени  коду на адресном контрольном входе 10 устройства на входе строби- ровани  дешифратора 13 устанавливаетс  единичный сигнал, вследствие чего запрещаетс  прохождение сигналов на выходы усилителей 29 и запись информации в блок 2 оперативной пам ти прекращаетс .

Ввод очередного сигнала в управл ющую вычислительную систему происходит в режиме контрол  так же, как и в рабочем режиме устройства.

После ввода в управл ющую вычислительную систему всех зафиксированных в блоке 21 оперативной пам ти сигналов осуществл етс  запись последующего входного слова в блок 21 оперативной пам ти (т.е. имитаци  поступлени  очередной группы телесигналов ) . При этом на адресный контрольный вход 10 устройства поступает адрес другого слова. Дл  обеспечени  . обнаружени  посто нных ложных выходных сигналов на выходах усилителей 29 в режиме контрол  в предлагаемом устройстве осуществл етс  прерывание выходных сигналов усилителей 29 с помощью блока 27 прерывани , дл  чего на выходе последнего формируетс  сигнал, который через каждый цикл опроса имеет (поз. 37, фиг.2) низкий уровень с длительностью цикла опроса, блокирующий с помощью элемента И 26 прохождение выходного сигнала коммутатора 8 на информационный (первый) вход блока 21 оперативной пам ти.

Благодар  этому в блоке 21 оперативной пам ти посто нно фиксируетс  по вление сигнала с наименьшим из адресов, соответствующих группе усилителей , в одном из которых по вилась неисправность.

Ввод сигналов, имеющих адреса больше , чем этот посто нно фиксируемый адрес, становитс  невозможным. При каждом поступлении сигнала на четвертый .зход 18 устройства в очередном

цикле ввода информации в регистре 7 и св занном с ним элементе 23 индикации фиксируетс  один и тот же код младших разр дов q адреса вводимого сигнала.

Дл  осуществлени  контрол  пор дка смены кодов вводимых сигналов сигналом низкого уровн  с третьего входа 17 устройства осуществл етс  сброс регистра 7 и запись в счетчик 22 начального числа , после чего в каждом очередном цикле ввода информации на выходе регистра 7 код должен равномерно нарастать от 000...0 до (в случае отсутстви  неисправности на входах усилителей 29).

Наращивание содержимого счетчика 22 происходит при поступлении импульса с седьмого выхода (выход ГОИ 45) блока 12 управлени  в каждом цш ле ввода информации.

Сравнение величин кодов на выходах регистра 7 и счетчика 22 производитс  с помощью второго блока 19 сравнени , выходной сигнал которого через элемент И 25, на второй вход которого в режиме контрол  поступает единичный сигнал, поступает на элеменг| 24 индикации .

В случае по влени  посто нного ложного сигнала на выходе одного из усилителей 29 при вводе очередного сигнала код на выходе счетчика 22 продолжает нарастать, а на выходе регистра 7 код перестает измен тьс , при этом на выходе блока 19 сравнени  формируетс  единичный сигнал, свидетельствующий о по влении неисправности на выходах усилителей 29, и срабатывает элемент 24 индикации.

В дальнейших циклах ввода код на элементе 23 индикации перестает измен тьс , показыва  адрес выхода групп 1 усилителей 29, в одной из которых по вилась неисправность, дальнейший ввод информации прекращаетс .

Таким образом, в предлагаемом устройстве повышаетс  достоверность ввода информации в режиме контрол .

В устройстве в случае по влени  неисправности на выходе какого-либо усилител  дальнейший ввод информации в управл ющую вычислительную систему приостанавливаетс , а на элементах индикации устройстна по вл етс  сигнал неисправности и код адреса выхода групп усилителей, в одной из которых по вилась неиспр ншосгь. Это повышает

10

5

0

5

0

5

0

5

0

5

достоверность ввода информации с ре жиме контрол , облегчает поиск и локализацию неисправностей в устройстве .

Claims (1)

1. Формула изобретени 

   Устройство дл  ввода информации, содержащее группы коммутационных элементов , вторые контакты которых соединены с группами входов соответствующих блоков разв зывающих усилителей , первые входы которых соединены с соответствующими выходами аналогового коммутатора, входы которого  вл ютс  первой группой информационных входов устройства, вторые входы блоков разв зывающих усилителей соединены с соответствующими выходами дешифратора , управл ющий вход которого соединен с выходом элемента ИЛИ, второй вход которого  вл етс  первым управл ющим входом устройства, а первый вход соединен с выходом первого блока сравнени , втора  группа входов которого  вл етс  второй группой информационных входов устройства, группа адресных входов дешифратора соединена с первой группой входов первого блока сравнени  и с группой адресных входов коммутатора, информационные входы Которого соединены с одноименными выходами блоков разв зывающих усилителей и первыми выводами ограничительных элементов, вторые выводы которых соединены с второй шиной питани  устройства, первый выход блока управлени  соединен с управл ющим входом регистра, отличающее- с   тем, что, с целью повышени  достоверности вводимой информации в режиме контрол , в него введены блок прерывани , блок оперативной пам ти, счетчик, первый и второй элементы индикации , переключатель, первый и второй элементы И, элемент НЕ и второй блок сравнени , перва  группа входов которого соединена с группой входов первого элемента индикации и группой выходов регистра, втора  группа входов блока сравнени  соединена с выходами счетчика, а выход соединен с первым входом первого элемента И, второй вход которого соединен с первым управл ющим входом устройства, и вторым входом блока прерываний, выход первого элемента И соединен с входом второго элемента индикации, второй вход регистра соединен с входом аналотового коммутатора и установочным входом счетчика, информационные входы которого  вл ютс  входами ввода числа устройства, а тактовый вход соединен с седьмым выходом блока управлени , второй, третий, четвертый и. п тый выходы которого соединены с управл ющими входами блока оперативной пам ти, адресные входы которого соединены с адресными входами коммутатора, группой входов блока прерываний, информационными входами регистра, группой выходов блока управлени  и  вл ютс  адресными выходами устройства, шестой выход блока управлени  соединен с первым входом блока прерываний, выход ко

   торого соединен с вторым входом второго элемента И, первый вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом коммутатора , выход второго элемента И соединен с, информационным входом блока оперативной пам ти, выход которого соединен с первым входом блока управлени , второй вход которого  вл етс  вторым управл ющим входом устройства, первый выход блока управлени   вл етс  управл ющим выходом устройства, первые контакты коммутационных элементов соединены с первым контактом переключател , второй контакт которого соединен с первой шиной питани  устройства.

   52т т иъ ттул тj

   II

   i i

   56

   55

   Считыбание

   L

   t

   t

   t

   iiii t

    -Э

   Запись

   /

   EF

   2

   67 u-J

   .5

   Фиг 6