SU1501023A1 - Устройство дл ввода информации - Google Patents
Устройство дл ввода информации Download PDFInfo
- Publication number
- SU1501023A1 SU1501023A1 SU874361795A SU4361795A SU1501023A1 SU 1501023 A1 SU1501023 A1 SU 1501023A1 SU 874361795 A SU874361795 A SU 874361795A SU 4361795 A SU4361795 A SU 4361795A SU 1501023 A1 SU1501023 A1 SU 1501023A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- register
- block
- input
- information
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл ввода информации в ЭВМ. Целью изобретени вл етс повышение достоверности вводимой информации за счет исключени ввода информации в моменты одновременного нажати нескольких коммутационных элементов. Устройство содержит генератор тактовых импульсов 1, первый и второй счетчики 2 и 9, мультиплексор 3, дешифратор 4, блок коммутационных элементов 5, блок устранени дребезга 6, первый и второй регистры 7 и 10, триггер 8, блок сравнени 11. Данна совокупность элементов позвол ет исключить выдачу информации на выход устройства при одновременном нажатии двух и более коммутационных элементов. 1 ил.
Description
3150
Изобретение относитс к вычислительной технике и технике св зи и предназначено дл ввода информации управлени ,
Цель изобретени - повышение достоверности вводимой информации за счет исключени ввода информации в моменты одновременного нажати нескольких коммутационньгх элементов.
На чертеже изображена структурна схема устройства.
Устройство содержи-т генератор 1 тактовых импульсов, первый счетчик 2, мультиплексор 3, дешифратор 4, блок 5 коммутационных ;элементов, блок 6 управлени дребезга, первый регистр 7, триггер 8, второй счетчик 9, второй регистр 10, блок 11 сравнени .
Устройство работает следующим об- разом.
С генератора 1 импульсы поступают на счетчик 2, на выходе которого последовательно и периодически выдаютс все возможные состо ни счетчика 2, количество которых равно или больше количества возможных коммутационных элементов блока 5, при этом каждому из коммутационных элементов поставлено в соответствие одно из воз- можных состо ний (комбинаций) счетчика 2..
Дешифратор 4 выдел ет подмножество состо ний счетчика 2 и выдает сиг . нал на соответствующую шину блока 5.
Мультиплексор 3 в рамках выделенного подмножества состо ний сканирует по вертикальным шинам блока 5, оп ращива их состо ни , и в случае обнаружени сигнала выдает его в блок 6 устранени дребезга.
Блок 5 коммутационных элементов содержит коммутационные элементы, общее количество которых определ етс выбранным алфавитом, причем каж- дому элементу соответствует свойственный только ему код. При замыкании любого коммутационного элемента происходит соединение горизонтальной и вертикальной шин в соответствии с местом расположени элемента в коммутационной матрице.
Блок 6 устранени дребезга преобразует приход щий с мультиплек(ора 3 сигнал в импульсньй сигнал,, длитель- ность которого укладываетс в период генератора 1.
Блок 6 может быть реализован в виде одновибратора с длительностью импульса , равного периоду генератора 1 тактовых импульсов. При этом врем цикла опроса коммутационных элементов должно быть больше времени дребезга разомкнутого коммутационного элемента . Этим исключаютс сбои при записи информации в регистры 7, 10, триггер 8 и счетчик 9. Запись в указанные элементы производитс по переднему фронту импульса блока 6, при -этом при первичном по влении импульса блока 6 производитс запись состо ни , соответствующего коду нажатого коммутационного элемента, в первый регистр 7, одновременно в триггере 8 фиксируетс результат сравнени состо ни на входе и выходе регистра 7.
В течение всего времени замыкани коммутационного элемента блока 5 на выходе блока 6 устранени дребезга будут наблюдатьс импульсы с перио дом следовани , равными циклу опроса всех коммутационных элементов, Моменты по влени импульсов блока 6 соответствуют состо нию замкнутого коммутационного элемента блока 5. Импульсы блока 6 обеспечивают запись состо ни счетчика 2, соответствующего замкнутому коммутационному элементу, в регистр 7.
Блок 11 сравнени обеспечивает посто нное сравнение кодов на входе и выходе регистра 7. Если коды одинаковы , на вьпсоде блока 1 1 срарнени формируетс нулевой уровень, указывающий на равенство кодов, в остальных случа х формируетс единичный уровень. Результат сравнени кодов с вькода . блока 11 сравнени поступает на информационный вход триггера 8, на вход синхронизации которого поступают импульсы с блока 6 устранени дребезга Передние фронты импульсов с блока 6 осуществл ют запись в триггер В. Одновременна запись передними фронтами одних и тех же импульсов в регистр 7 и в триггер 8 исключает вли ние переходных процессов на результат записи , следовательно, исключает сбой по этой причине.
Единичное состо ние триггера 8 вл етс управл гацим, сбросовым, дп второго счетчика 9, который предназначен дп подсчета импульсов блока 6 устранени дребезга.
Подсчет импульсов счетчиком 9 осуществл етс при нулевом состо нии триггера 8. Если нулевое состо ние
поддержив етс в течение времени, необходимого дл переполнени счетчика 9, последний выдает сигнал зани- си во второй регистр 10, который производит запись выходного состо ни первого регистра 7.
Счетчик 9, достигнув порогового значени или переполнени , останав- ливаетс до тех пор пока не придет Q сбросовый сигнал в виде единичного состо ни с выхода триггера 8, Такой алгоритм работы счетчика 9 можно реализовать с помощью сдвигового регистра , информационный вход которого J5 посто нно подключен к единичному уровню, сбросовый вход соединен с выходом-триггера 8, тактовый вход подключен к выходу блока устранени дребезга, а выход старшего разр да 20 регистра вл етс собственно выходом .
Пороговое значение счетчика 9 выбираетс из услови надежного функционировани устройства и составл ет 25 величину от 1 и более.
Увеличение порогового значени счетчика 9 ограничиваетс необходи- NfciM быстродействием. Минимальное зна чение порогового значени счетчика 9 ЗО вл етс 1, когда счетчик 9 вырождаетс в D-триггер.
Рассмотрим работу устройства, кога замкнут один .коммутационный элемент . В этом случае кодовые состо ни , сопровождающиес выдачей импульсов с блока 6, будут одинаковыми и, начина со второго импульса, блок сравнени 11 и триггер 8 будут .фиксировать совпадение кодов и соответственно нулевые состо ни на своих выводах.
При пороговом значении счетчика 9, авном единице, с третьим импульсом блока 6 устранени дребезга счетчик 9 выдает сигнал на перезапись информации с помощью регистра 10 на выход устройства.
При пороговом значении счетчика 9, большем единицы, перезапись информа- 50 ции на выход устройства осуществл етс с большей задержкой времени.
В случае, ес.тш одновременно замкнуты два или более кoм ryтaдиoнньrx элемента блока 5, то кодовые состо 35
40
45
5 0
5
О
0
5
0
5
1ш , сопровождающиес выдачей импульсов с блока 6, будут чередоватьс и . на выходе блока II сравнени будут фиксироватьс несовпадени в виде единичных уровней сигнала, который, переписыва сь в триггер 8, удерживает от срабатывани счетчик 9. Следовательно , информаци в регистр 10 не записываетс и на выход устройства не передаетс .
Таким образом, исключаетс выдача на выход недостоверной информации при одновременном замыкании (нажатии) более одного коммутационного элемента .
Claims (1)
- Формула изобретениУстройство дл ввода информации, содержащее генератор тактовых импульсов , первьш и второй счетчики, триггер, первый регистр, дешифратор, мультиплексор, блок коммутационных элементов, входы которого соединены с выходами деишфратора, а выходы соединены с информационными входами мультиплексора, адресные входы которого соединены с входами дешифратора, информационными входами первого регистра и выходами первого счетчика, вход которого соединен с выходом генератора тактовых импульсов, отличающеес тем, что, с целью повьшени достоверности вводимой информации, в устройство введены второй регистр, блок устранени дребезга и блок сравнени , входы первой группы которого соединены с выходами первого счетчика, входы второй группы блока сравнени соединены с выходами первого регистра и информационными входами второго регистра, а выход соединен с информационным входом триггера, тактовый вход которого соединен с тактовым входом первого регистра , выходом блока устранени дре-- безга и тактовым входом второго счетчика , вход управлени которого соединен с выходом триггера, а выход - с тактовым входом второг о триггера, вход блока устранени дребезга соединен с выходом м льтиплексора, выходы второго регистра вл ютс выходами устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874361795A SU1501023A1 (ru) | 1987-12-07 | 1987-12-07 | Устройство дл ввода информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874361795A SU1501023A1 (ru) | 1987-12-07 | 1987-12-07 | Устройство дл ввода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1501023A1 true SU1501023A1 (ru) | 1989-08-15 |
Family
ID=21348973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874361795A SU1501023A1 (ru) | 1987-12-07 | 1987-12-07 | Устройство дл ввода информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1501023A1 (ru) |
-
1987
- 1987-12-07 SU SU874361795A patent/SU1501023A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 330488, кл. G 06 F 3/02, 1972. Авторское свидетельство СССР № 840863, кл. G 06 F 3/02, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4011542A (en) | Redundant data transmission system | |
SU1501023A1 (ru) | Устройство дл ввода информации | |
SU1485307A2 (ru) | Устройство для контроля синхронизма воспроизведенных сигналов | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1698899A1 (ru) | Многоканальное регистрирующее устройство | |
SU1238160A1 (ru) | Буферное запоминающее устройство | |
RU1798792C (ru) | Устройство дл контрол интерфейса ввода-вывода | |
SU1087979A1 (ru) | Устройство дл ввода информации | |
SU1714604A1 (ru) | Устройство дл контрол двоичных последовательностей | |
SU1334140A1 (ru) | Устройство дл ввода информации | |
SU1183968A1 (ru) | Устройство для контроля логических блоков | |
SU1464294A1 (ru) | Устройство Нисневича дл контрол двоичной информации | |
SU1151978A1 (ru) | Устройство дл ввода информации | |
SU1499464A1 (ru) | Селектор импульсных последовательностей | |
SU1654824A1 (ru) | Устройство дл поиска неисправностей | |
SU1437923A1 (ru) | Буферное запоминающее устройство | |
SU1513463A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1108467A1 (ru) | Регистратор последовательности логических сигналов | |
SU1151945A1 (ru) | Устройство дл ввода информации | |
SU1264185A1 (ru) | Устройство дл имитации сбоев | |
SU1390625A2 (ru) | Устройство дл приема последовательного кода | |
SU1439566A1 (ru) | Устройство дл синхронизации блоков пам ти | |
SU1179348A1 (ru) | Устройство дл автоматического контрол блоков | |
SU1465868A1 (ru) | Устройство дл измерени N временных интервалов | |
SU1658190A1 (ru) | Устройство дл контрол монотонно измен ющегос кода |