SU1515164A1 - Устройство дл адресации к пам ти - Google Patents
Устройство дл адресации к пам ти Download PDFInfo
- Publication number
- SU1515164A1 SU1515164A1 SU884363503A SU4363503A SU1515164A1 SU 1515164 A1 SU1515164 A1 SU 1515164A1 SU 884363503 A SU884363503 A SU 884363503A SU 4363503 A SU4363503 A SU 4363503A SU 1515164 A1 SU1515164 A1 SU 1515164A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- registers
- inputs
- input
- output
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении систем пам ти микроЭВМ. ЦЕЛЬЮ ИЗОБРЕТЕНИЯ ЯВЛЯЕТСЯ РАСШИРЕНИЕ ФУНКЦИОНАЛЬНЫХ ВОЗМОЖНОСТЕЙ ЗА СЧЕТ АППАРАТНОГО ФОРМИРОВАНИЯ АДРЕСА СПИСКА. ПОСТАВЛЕННАЯ ЦЕЛЬ ДОСТИГАЕТСЯ ПУТЕМ ВВЕДЕНИЯ В СОСТАВ УСТРОЙСТВА РЕГИСТРОВ 4...11, СУММАТОРОВ 18...20, МУЛЬТИПЛЕКСОРОВ 12...16 И ДЕШИФРАТОРА АДРЕСА 17. ПРИ ЭТОМ ОСУЩЕСТВЛЯЕТСЯ МНОГОСТУПЕНЧАТЫЙ ДОСТУП К ЯЧЕЙКАМ СИСТЕМНОЙ ПАМЯТИ С ПОМОЩЬЮ КОСВЕННОЙ АДРЕСАЦИИ, ЧТО ПОЗВОЛЯЕТ ОБЕСПЕЧИТЬ АДРЕСАЦИЮ МАССИВА ПО НАЧАЛЬНОМУ АДРЕСУ БАЗЫ, ВСЛЕДСТВИЕ ЧЕГО ФОРМИРОВАНИЕ АДРЕСОВ ПРОИСХОДИТ ВНЕ ЦЕНТРАЛЬНОГО ПРОЦЕССОРА. 2 ИЛ.
Description
Шина адреса Шина данных.
Шина
пра&ени
i
(Л
Изобретение относитс к вычислительной технике и может быть использовано при построении систем пам ти микроэвм.
Целью изобретени вл етс расширение функциональных возможностей за счет аппаратного формировани адреса списка.
На фиг. 1 приведена функциональна схема устройства на фиг. 2 - мультиплексор .
Устройство (фиг. 1) содержит регистры 1-11 с первого по одиннадцатый, мультиплексоры 12-16 с первого по п тый , дешифратор 17 адреса, четвертый 18, третий 19, второй 20 и первый 21 сумматоры.
Устройство работает следующим образом .
Возможны три режима работы устройства .
1. Непосредственна адресаци . По входной (внутренней) шине адрес а регистр-защелку 2 поступает шестнад цатиразр дный адрес чейки системной пам ти, в котором осуществл етс его хранение. на первые входы регистров 3-6 по шине данных подаетс шестнадцатиразр дный нулевой код. Од- новременно с этим на вход дешифратора 17 адреса поступает адресна комбинаци , в соответствии с которой выбираетс первый выход данного блока. По внутренней шине управлени на другой вход дешифратора 17 адреса поступает управл ющий сигнал. С приходом управл ющего сигнала на первом выходе дешифратора 17 формируетс стробирующий .импульс, поступающий на вход записи регистра 3. Информаци , наход ща с на входе регистра 3, запоминаетс в нем.
Аналогично на второй вход дешифратора 17 поступают адресные комбина- ции, выбирающие последовательно 2-й, 3-й и 4-й его выходы. В результате этого нулевой код, поступающий на 4-й, 5-й и 6-й входы регистров, эа
поминаетс в них. Далее по внутрен
ней шине данных на входы регистров 7-11 подаютс четырехразр дные коды управлени мультиплексорами 12-16. Одновременно по внутренней шине адреса на второй вход дешифратора тупает адресна комбинаци , выбирающа п тый выход этого дешифратора, а по внутренней шине управлени - сигнал стробировани дешифратора 17,
о Q
5
5
0
формирующего стробирующий импульс дл регистров 7-11, с приходом которого коды управлени схемами мультиплексировани защелкиваютс в этих регистрах . Управл ющие коды поступают с выходов этих регистров на управл юшле входы мультиплексоров 12-16, коммутируют их таким образом, что информаци , хран ща с в регистрах 2-6, проходит через них на входы сумматоров 18-21 без изменени .
Результат операции сложени с выхода сумматора 18 подаетс на первый вход сумматора 19 (аналогично дл сумматоров 19-21). Б результате этих операций , на выходе сумматора 21 формируетс физический адрес чейки системной пам ти, который запоминаетс в регистре 1.
2.Косвенна адресаци .
В регистр 2 по внутренней шине адреса заноситс смещение адреса чейки системной пам ти. При этом в регистры 3-6 записьшаютс базовые адреса чейки системной пам ти. В регистры 7-11 по внутренней шине данных поступают коды, определ ющие смещение информации в мультиплексорах 12-16. Все последующие операции аналогичны работе устройства в первом режиме.
3.Относительна адресаци . Данный режим необходим дл поиска
элементов списка и состоит из двух шагов,
Работа на первом шаге полностью совпадает с работой устройства в первом режиме.
Второй шаг заключаетс в следующем .
После нахождени физического адреса из чейки системной пам ти считываютс данные, которые затем поступают по внутренней шине данных в регистр 3, после этого в регистры 2,4, 5,6 занос тс нулевые коды. Затем в регистры 7-11 занос тс коды, определ ющие смещение информации, хран щейс в регистре 3. После вьтолнени операций сложени в сумматорах 18-21 в регистре 1 находитс физический адрес следующей чейки системной пам ти . Данные, прочитанные из этой . чейки, поступают по внутренней шине данных в регистр 4. Аналогично в регистры 2,3,5,6 занос тс нулейые коды. Перечисленные вьппе операции производ тс дп регистров 5,6. В результате всех указанньк действий в реги5 15
стре 1 будет получен физический адрес элемента списка.
Таким образом, за счет введени в схему регистров 4-11, мультиплексоров 12-16, дешифратора 17 адреса и сумматоров 18 - 20 устройство приобретает новую, описанную выше функцию, что в конечном итоге позвол ет сократить количестве обращений центрального про- цессора к системной пам ти при выполнении программ.
Claims (1)
- Формула изобретени . Устройство дл адресации к пам ти, содержащее с первого по третий регистры и первый сумматор, выход которого соединен с информационным входом первого регистра, выход которого вл етс выходом физического адреса устройства, информационные входы второго и третьего регистров вл ютс соответственно адресным и информационным входами устройства, отличающеес тем, что, с целью расши- рени функциональных возможностей за счет аппаратного формировани адреса списка,, в него введены регистры с четвертого по одиннадцатый, мультиплексоры с первого по п тый, суммато- ры с второго по четвертый и дешифра64тор адреса, причем информационные входы регистров с четвертого по одиннадцатый соединены с информационным входом устройства, выходы регистров с второго по шестой соединены соответственно с информационньо4и входами мультиплексоров с первого по п тый, выходы сумматоров с второго по четвертый соединены соответственно с первыми входами сумматоров с первого по третий, первый вход четвертого сумматора соединен с выходом первого мупь- типлексора,вторые входы сумматоров с первого по четвертый соединены соответственно с выходами п того, четвертого , третьего и второго мультиплексоров , выходы регистров с седьмого по одиннадцатый соединены соответственно с управл ющими входами мультиплексоров с первого по п тый адресны вход дешифратора адреса соединен с адресным входом устройства,вход стро- бировани дешифратора адреса вл етс входом управлени устройства, выходы дешифратора адреса с первого по четвертый соединены соответственно с входами записи регистров с третьего по шестой, п тый выход депшфратора адреса соединен с входами записи ре-. гистров с седьмого по одиннадцатый.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884363503A SU1515164A1 (ru) | 1988-01-12 | 1988-01-12 | Устройство дл адресации к пам ти |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884363503A SU1515164A1 (ru) | 1988-01-12 | 1988-01-12 | Устройство дл адресации к пам ти |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1515164A1 true SU1515164A1 (ru) | 1989-10-15 |
Family
ID=21349669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884363503A SU1515164A1 (ru) | 1988-01-12 | 1988-01-12 | Устройство дл адресации к пам ти |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1515164A1 (ru) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7681057B2 (en) | 2001-09-28 | 2010-03-16 | Lexar Media, Inc. | Power management of non-volatile memory systems |
| US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
| US7734862B2 (en) | 2000-07-21 | 2010-06-08 | Lexar Media, Inc. | Block management for mass storage |
| US7743290B2 (en) | 2004-08-27 | 2010-06-22 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US7774576B2 (en) | 1995-07-31 | 2010-08-10 | Lexar Media, Inc. | Direct logical block addressing flash memory mass storage architecture |
| US7865659B2 (en) | 2004-04-30 | 2011-01-04 | Micron Technology, Inc. | Removable storage device |
| US7908426B2 (en) | 1995-07-31 | 2011-03-15 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| US7917709B2 (en) | 2001-09-28 | 2011-03-29 | Lexar Media, Inc. | Memory system for data storage and retrieval |
| US7944762B2 (en) | 2001-09-28 | 2011-05-17 | Micron Technology, Inc. | Non-volatile memory control |
| US7949822B2 (en) | 2004-08-27 | 2011-05-24 | Micron Technology, Inc. | Storage capacity status |
| US8078797B2 (en) | 1995-07-31 | 2011-12-13 | Micron Technology, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US8166488B2 (en) | 2002-02-22 | 2012-04-24 | Micron Technology, Inc. | Methods of directly accessing a mass storage data device |
| US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
| US8386695B2 (en) | 2001-09-28 | 2013-02-26 | Micron Technology, Inc. | Methods and apparatus for writing data to non-volatile memory |
-
1988
- 1988-01-12 SU SU884363503A patent/SU1515164A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1265754, кл. С 06 F 3/02, 1986 Moglynn D.R. Modem mikroprocessor system design, New-York, 1980, p. 86. * |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8078797B2 (en) | 1995-07-31 | 2011-12-13 | Micron Technology, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US9026721B2 (en) | 1995-07-31 | 2015-05-05 | Micron Technology, Inc. | Managing defective areas of memory |
| US8793430B2 (en) | 1995-07-31 | 2014-07-29 | Micron Technology, Inc. | Electronic system having memory with a physical block having a sector storing data and indicating a move status of another sector of the physical block |
| US7774576B2 (en) | 1995-07-31 | 2010-08-10 | Lexar Media, Inc. | Direct logical block addressing flash memory mass storage architecture |
| US8554985B2 (en) | 1995-07-31 | 2013-10-08 | Micron Technology, Inc. | Memory block identified by group of logical block addresses, storage device with movable sectors, and methods |
| US7908426B2 (en) | 1995-07-31 | 2011-03-15 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| US8397019B2 (en) | 1995-07-31 | 2013-03-12 | Micron Technology, Inc. | Memory for accessing multiple sectors of information substantially concurrently |
| US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
| US8032694B2 (en) | 1995-07-31 | 2011-10-04 | Micron Technology, Inc. | Direct logical block addressing flash memory mass storage architecture |
| US7734862B2 (en) | 2000-07-21 | 2010-06-08 | Lexar Media, Inc. | Block management for mass storage |
| US8250294B2 (en) | 2000-07-21 | 2012-08-21 | Micron Technology, Inc. | Block management for mass storage |
| US8019932B2 (en) | 2000-07-21 | 2011-09-13 | Micron Technology, Inc. | Block management for mass storage |
| US7944762B2 (en) | 2001-09-28 | 2011-05-17 | Micron Technology, Inc. | Non-volatile memory control |
| US7917709B2 (en) | 2001-09-28 | 2011-03-29 | Lexar Media, Inc. | Memory system for data storage and retrieval |
| US8135925B2 (en) | 2001-09-28 | 2012-03-13 | Micron Technology, Inc. | Methods of operating a memory system |
| US9489301B2 (en) | 2001-09-28 | 2016-11-08 | Micron Technology, Inc. | Memory systems |
| US9032134B2 (en) | 2001-09-28 | 2015-05-12 | Micron Technology, Inc. | Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased |
| US8694722B2 (en) | 2001-09-28 | 2014-04-08 | Micron Technology, Inc. | Memory systems |
| US8208322B2 (en) | 2001-09-28 | 2012-06-26 | Micron Technology, Inc. | Non-volatile memory control |
| US7681057B2 (en) | 2001-09-28 | 2010-03-16 | Lexar Media, Inc. | Power management of non-volatile memory systems |
| US8386695B2 (en) | 2001-09-28 | 2013-02-26 | Micron Technology, Inc. | Methods and apparatus for writing data to non-volatile memory |
| US9213606B2 (en) | 2002-02-22 | 2015-12-15 | Micron Technology, Inc. | Image rescue |
| US8166488B2 (en) | 2002-02-22 | 2012-04-24 | Micron Technology, Inc. | Methods of directly accessing a mass storage data device |
| US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
| US8090886B2 (en) | 2004-04-20 | 2012-01-03 | Micron Technology, Inc. | Direct secondary device interface by a host |
| US8316165B2 (en) | 2004-04-20 | 2012-11-20 | Micron Technology, Inc. | Direct secondary device interface by a host |
| US7865659B2 (en) | 2004-04-30 | 2011-01-04 | Micron Technology, Inc. | Removable storage device |
| US8612671B2 (en) | 2004-04-30 | 2013-12-17 | Micron Technology, Inc. | Removable devices |
| US8151041B2 (en) | 2004-04-30 | 2012-04-03 | Micron Technology, Inc. | Removable storage device |
| US9576154B2 (en) | 2004-04-30 | 2017-02-21 | Micron Technology, Inc. | Methods of operating storage systems including using a key to determine whether a password can be changed |
| US10049207B2 (en) | 2004-04-30 | 2018-08-14 | Micron Technology, Inc. | Methods of operating storage systems including encrypting a key salt |
| US7743290B2 (en) | 2004-08-27 | 2010-06-22 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US7949822B2 (en) | 2004-08-27 | 2011-05-24 | Micron Technology, Inc. | Storage capacity status |
| US8296545B2 (en) | 2004-08-27 | 2012-10-23 | Micron Technology, Inc. | Storage capacity status |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1515164A1 (ru) | Устройство дл адресации к пам ти | |
| EP0208870B1 (en) | Vector data processor | |
| US4008462A (en) | Plural control memory system with multiple micro instruction readout | |
| US4459657A (en) | Data processing system having re-entrant function for subroutines | |
| US5019970A (en) | IC card | |
| US4414622A (en) | Addressing system for a computer, including a mode register | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| US4754424A (en) | Information processing unit having data generating means for generating immediate data | |
| US4479180A (en) | Digital memory system utilizing fast and slow address dependent access cycles | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
| US5053954A (en) | Microprogram process for single cycle jump instruction execution | |
| JPS6216289A (ja) | 読出し専用メモリ | |
| EP0700005A1 (en) | Vector data bypass mechanism for vector computer | |
| JPS5922318B2 (ja) | 多重制御記憶装置 | |
| SU1399819A1 (ru) | Запоминающее устройство с диагональной адресацией | |
| KR0168973B1 (ko) | 어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그장치 | |
| JP3182497B2 (ja) | 演算処理装置および命令変換装置 | |
| SU1123055A1 (ru) | Адресный блок дл запоминающего устройства | |
| JPS6029671A (ja) | シ−ケンス制御回路 | |
| JPS62106526A (ja) | 入力信号の読込み方法 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPS61259358A (ja) | Ｄｍａ回路 | |
| JPS61177556A (ja) | メモリ切替回路 | |
| JPS62221030A (ja) | マイクロプログラム制御方式 |