SU1354191A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU1354191A1 SU1354191A1 SU853941041A SU3941041A SU1354191A1 SU 1354191 A1 SU1354191 A1 SU 1354191A1 SU 853941041 A SU853941041 A SU 853941041A SU 3941041 A SU3941041 A SU 3941041A SU 1354191 A1 SU1354191 A1 SU 1354191A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- selector
- microcommand
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в контроллерах, адаптерах канал-канал и устройствах управлени систем сопр жени вычислительных комплексов. Целью изобретени вл етс повышение помехоустойчивости устройства . С этой целью в устройство, содержащее блок 1 пам ти микропрограмм и регистр 3 микрокоманд, введены шифратор 5 номера микрокоманд, селектор 6 изменени логического состо ни и переключатель 7 режимов работы. 4 ил., 1 табл. (Л : ел 4
Description
Изобретеггае относитс к вычислительной технике и может быть использовано в контроллерах, адаптерах канал-канал и устройствах управлени систем сопр жени вычислительных комплексов .
Цель изобретени - повышение помехоустойчивости устройства.
На фиг.1 представлена структурна схема устройстваJ на фиг.2 - селектор изменени логического состо ни ; на фиг.З - временна диаграмма работы селектора фиг,4 - временна диаграмма режима начальной выборки дл интерфейса.
В таблице представлен пример кодировани состо ний блока пам ти микропрограмм и шифратора номера микрокоманд применительно к интерфейсу ЕС ЭВМ.
Микропрограммное устройство управлени (фиг.1) содержит блок 1 пам ти микропрограмм, состо щий из m программируемых логических матри (ПЛМ), в которых адресные входы соответственно соединены между собой, причем первый адресный вход блока 1 пам ти вл етс входом 2-2 кода команды.
устройства, а выходы ПЛМ блока Г пам ти соответственно соединены между собой и с информационным входом регистра 3 микрокоманд.
Выход регистра 3, вл сь выходом устройства, кроме того, соединен с входом шифратора 5 номера микрокоманд, выход которого соединен с вторым адресным входом блока 1 пам ти .
Входы селектора 6 изменени Логического состо ни соединены с входом операции устройства, а выход селектора 6 соединен с первым информационным входом переключател 7 режимов работы, другой информационный вход которого соединен с генератором -8 одиночного импульса (синхровходом устройства), а выход переключател 7 соединен с синхровходом (С-входом) регистра 3 микрокоманд, вход сброса (R-вход) которого вл етс входом 9 начальной установки устройства. Управл ющий вход переключател 7 соединен с входом признака режима устройства
30
35
40
45
50
При поступлении импульса сброса на вход 9 устройство устанавливаетс в исходное состо ние, которое также может задаватьс микропрограммно. Пр поступлении на вход 2 определенной комбинации сигналов на выходе блока пам ти формируетс микрокоманда К- разр дного формата, котора поступае на информационный вход регистра 3 микрокоманд. При этом селектор 6 изменени логического состо ни , который вл етс по сути устройством фор гировани импульсов как по переднему так и по заднему фронту входных сигналов , при изменении логического уровн на одном или нескольких входа вырабатывает одиночный импульс(фиг.З который с выхода селектора 6 через нормально замкнутые контакты переклю чател 7 поступает на синхровход регистра 3 и записывает в него микроко манду, котора уже находитс на его информационном входе. С выхода регист ра 3 микрокоманд сформированна коман да поступает на выход 4 устройства, а такж:е нЯ вход шифратора 5, который преобразует значение микрокоманды в ее номер, при этом с выхода шифратора 5 снимаетс сигнал, который посту пает по цепи обратной св зи на второ адресный вход блока 1 пам ти дл фик сировани значени микрокоманды до формировани новой микрокоманды.
При изменении комбинации сигналов на первом входе 2 с учетом предыдуще микрокоманды (фиг.4) формируетс нова микрокоманда (или при необходимо сти подтверждаетс предыдуща микрокоманда ) 5 и на выходе селектора 6 формируетс синхроимпульс, который
4 jЭ --i
Селектор 6 (фиг.2) изменени логи- записывает микрокоманду в регистр 3. ческого состо ни может быть выполнен За счет формировани по изменению НЕ 10 -10 и повторитена элементах л х
выходы которых, соедивходного сигнала одиночного синхроимпульса значительно повышаетс поме
0
25
15
20
30
35
40
45
50
н сь между собой, вл ютс входами селектора, а выходы элементов НЕ и повторителей соединены соответственно с первым и вторым выводами конденсаторов , а также с входами элементов И 13 -13 , выходы которых соединены с йходами элемента ИЛИ-НЕ 14, выход которого вл етс выходом селектора 6 изменени логического состо ни .
Управл ющий вход переключател 7 на фиг.1 обозначен позицией 15.
Устройство работает следуюгцим образом .
При поступлении импульса сброса на вход 9 устройство устанавливаетс в исходное состо ние, которое также может задаватьс микропрограммно. При поступлении на вход 2 определенной комбинации сигналов на выходе блока 1 пам ти формируетс микрокоманда К- разр дного формата, котора поступает на информационный вход регистра 3 микрокоманд. При этом селектор 6 изменени логического состо ни , который вл етс по сути устройством фор- гировани импульсов как по переднему, так и по заднему фронту входных сигналов , при изменении логического уровн на одном или нескольких входах вырабатывает одиночный импульс(фиг.З), который с выхода селектора 6 через нормально замкнутые контакты переключател 7 поступает на синхровход регистра 3 и записывает в него микрокоманду , котора уже находитс на его информационном входе. С выхода регистра 3 микрокоманд сформированна команда поступает на выход 4 устройства, а такж:е нЯ вход шифратора 5, который преобразует значение микрокоманды в ее номер, при этом с выхода шифратора 5 снимаетс сигнал, который поступает по цепи обратной св зи на второй адресный вход блока 1 пам ти дл фиксировани значени микрокоманды до формировани новой микрокоманды.
При изменении комбинации сигналов на первом входе 2 с учетом предыдущей микрокоманды (фиг.4) формируетс нова микрокоманда (или при необходимости подтверждаетс предыдуща микрокоманда ) 5 и на выходе селектора 6 формируетс синхроимпульс, который
4 jЭ --i
записывает микрокоманду в регистр 3. За счет формировани по изменению
записывает микрокоманду в регистр 3. За счет формировани по изменению
входного сигнала одиночного синхроимпульса значительно повышаетс поме3135419
хоустойчивость системы, особенно при асинхронном формировании сигналов по принципу Запрос - ответ, например при работе с интерфейсом ЕС ЭВМ. Кроме того, повьшаетс быстродействие микропрограммного устройства управлени на значение времени математического .ожидани прихода синхроимпульса от тактового генератора. Возможно Q также, в определенных -случа х, увеличение разр дности входа 2 за счет использовани цепей обратной св зи.
Новое значение микрокоманды коди- руетс с помощью шифратора 5, который может быть выполнен на программируемом посто нном запоминающем устройстве , поступает на второй адресный вход блока 1 пам ти. Поскольку блок 1 пам ти выполнен на ПЛМ, то при определенных значени х микрокоманд по вл етс возможность независимого функционировани микропрограммного устройства управлени от сигналов обрат- ной св зи, поступающих от шифратора 5, путем исключени логической переменной от определенной конъюнкции ПЛМ по второй группе адресных входов.
Кроме того, применение ПЛМ дает возможность редактировать микропрограмму путем записи логических единиц в дизъюнкторы ПЛМ при определенном значении входной переменной и новой
5 0 5
0
записи данного значени н свободный конъюнктор.
Claims (1)
- Формула изобретениМикропрограммное устройство управлени , содержащее блок пам ти микропрограмм и регистр микрокоманд, информационный вход которого соединен с выходом блока пам ти микропрограмм, первый адресный вход которого подключен к входу кода команды устройства, отличающеес тем, что, с целью повышени помехоустойчивости, оно содержит шифратор номера микрокоманд , селектор изменени логического состо ни и переключатель режимов работы, первый и второй информационные входы, управл ющий вход и выход которого соединены соответственно с выходом селектора изменени логического состо ни , синхровходом и входом признака режима устройства и синхровходом регистра микрокоманд, вход сброса и выход которого подключены к входу начальной установки и выходу устройства, вход и выход шифратора номера микрокоманд соединены соответственно с выходом регистра микрокоманд и вторым адресным входом блока пам ти микропрограмм, а входы селектора изменени логического состо ни подключены к входу операции устройства.Примечание, ос- сигнал обратной св эи( Подтвержд - сигнал подтверждени иак ком - признак команды или данных) Разр. перед - сигнал врем после прихода синхроимпульса. Остальные сигналы (шины)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853941041A SU1354191A1 (ru) | 1985-08-02 | 1985-08-02 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853941041A SU1354191A1 (ru) | 1985-08-02 | 1985-08-02 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1354191A1 true SU1354191A1 (ru) | 1987-11-23 |
Family
ID=21193178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853941041A SU1354191A1 (ru) | 1985-08-02 | 1985-08-02 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1354191A1 (ru) |
-
1985
- 1985-08-02 SU SU853941041A patent/SU1354191A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1109751, кл. G 06 F 9/22, 1984. Элект)оника, 1979, № 8, с. 54-60. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4991170A (en) | Circuit for interfacing a digital signal processor to a serial interface controller | |
GB1387882A (en) | Asynchronous buffer device | |
SU1354191A1 (ru) | Микропрограммное устройство управлени | |
GB1533577A (en) | Synchronising means | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU1177816A1 (ru) | Устройство дл имитации неисправностей ЭВМ | |
SU459857A1 (ru) | Триггер =типа | |
SU1416964A1 (ru) | Устройство дл инициативного ввода адреса | |
SU763898A1 (ru) | Микропрограммное устройство управлени | |
SU1478193A1 (ru) | Перепрограммируемое устройство дл микропрограммного управлени | |
SU1213528A1 (ru) | Синхронизирующее устройство | |
SU1295393A1 (ru) | Микропрограммное устройство управлени | |
SU1377866A1 (ru) | Устройство дл сопр жени пам ти с процессором | |
SU1658166A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
SU1615744A2 (ru) | Цифровой линейный интерпол тор | |
SU368594A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЛОГИЧЕСКИХ | |
SU391559A1 (ru) | Устройство для отображения буквенно- цифровой информации | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1218455A1 (ru) | Формирователь импульсов | |
SU653747A2 (ru) | Двоичный счетчик | |
SU966687A1 (ru) | Устройство дл сопр жени | |
SU679980A1 (ru) | Устройство микропрограммного управлени | |
SU869034A1 (ru) | Распределитель импульсов | |
SU1193827A1 (ru) | Преобразователь последовательного кода в параллельный |