SU1471175A1 - Switch for control of stepping motor - Google Patents

Abstract

Изобретение относитс  к автоматике и может быть использовано в системах управлени  с шаговыми двигател ми. Цель изобретени  - расширение области применени  и повышени  надежности. Коммутатор содержит генератор импульсов 1, двоичный 2 реверсивный и двоичный 3 счетчики, блок пам ти 4, первый 5 и второй 6 элементы ИЛИ и многоканальный выходной усилитель 7, тактовую шину 8, шины управлени  9, выбора коэффициента пересчета ("модуль счета") 10, реверса 11, шины выбора режимов коммутации "режим 1"-12, "режим П"-13, "режим Ш"-14, шину включени  ШД - 15. 1 ил.The invention relates to automation and can be used in control systems with stepper motors. The purpose of the invention is to expand the scope and increase reliability. The switch contains pulse generator 1, binary 2 reversing and binary 3 counters, memory 4, first 5 and second 6 OR elements, and multichannel output amplifier 7, clock 8, control bus 9, conversion factor selection ("counting module") 10 , reverse 11, switching mode selection modes "mode 1" -12, "mode P" -13, "mode W" -14, bus switching on SD - 15. 1 Il.

Description

1147117511471175

Изобретение относитс  к автоматике и может быть использовано в системах управлени  с шаговыми двигател ми .The invention relates to automation and can be used in control systems with stepper motors.

Целью изобретени   вл етс  расширение области применени  и повышение надежности,The aim of the invention is to expand the scope and increase reliability

На чертеже представлена блок-схема предлагаемого коммутатора.The drawing shows the block diagram of the proposed switch.

Коммутатор дн  управлени  шаговым двигателем содержит генератор 1 импульсов , двоичный счетчик 2 и реверсивный двоичный счетчик 3, блок АThe switch for controlling the stepper motor contains a generator of 1 pulses, a binary counter 2 and a reversing binary counter 3, block A

По заднему фронту импульса, поступившего по тактовой шине, первый счетчик 2 обнул етс , а генератор 1 прекращает вырабатывать последовательность импульсов заданной частоты , С приходом нового импульса описанный процесс повтор етс .On the falling edge of the pulse received on the clock bus, the first counter 2 is zeroed out, and the generator 1 stops generating a sequence of pulses of a given frequency. With the arrival of a new pulse, the described process repeats.

Поступающие на тактовой шине помехи , которые могут носить как единичный характер, так и присутствовать в виде пакетов пбмех (к примеру , из-за дребезга контактов силового реле), причем длительность отInterference on the clock bus, which can be either single in nature or present in the form of packets pfmeh (for example, due to the bounce of the contacts of the power relay), and the duration from

пам ти, первый 5 и второй 6 элементы 15дельных помеховых сигналов, как пра- ИЛИ и многоканальный выходной усили-вило, существенно меньше длительно- тель 7,. тактовую шину 8, шины управ-сти тактовых импульсов и не превьша- лени  9, выбора коэффициента пере-ет величину пор дка нескольких мик- счета (модуль счета) 10, реверса 11,росекунд, блокируютс  двоичным счет- шины выбора режимов коммутации - Ре- 2 и не проход т на тактовый жим I 12, Режим II 13, Режим IIIthe memory, the first 5 and the second 6 elements of 15-individual jamming signals, as a rule OR, and the multichannel output amplification, are significantly less than the duration of the 7 ,. clock bus 8, control clock bus pulses and not exceeding 9, coefficient selection passes the value of the order of several mic accounts (counting module) 10, reverse 11, seconds, are blocked by binary switching mode selection bus — Pe - 2 and does not pass on the clock press I 12, Mode II 13, Mode III

вход реверсивного двоичного счетчика 3. По окончании каждой помехи двоичный счетчик 2 обнул етс  и пересчитывает каждую вновь поступающую 25 помеху, в том кспе в составе паке- .та помех, заново, пропуска  тем самым на тактовый вход реверсивного двоичного счетчика 3 только тактовые . импульсы заданной длительности, при14 , шину 15 включени  ВЩ.Reverse binary counter 3 input. At the end of each interference, binary counter 2 zeroes out and recalculates each newly arriving interference 25, including that in the interference package, again, thereby passing only clock inputs to the clock input of the reverse binary counter 3. impulses of a given duration, at 14, the bus 15 turning on VS.

Устройство работает следующим образом . Тактовые импульсы, поступающие на TaKTOBjno шину 8 коммутатора, подаютс  на разрешаюпшй вход генератора 1 импульсов и вход установки нул  днойчного счетчика 2. По переднему фрон-ЗО чем частота следовани  этих импульту каждого поступающего импульса генератор 1 импульсов начинает вырабатывать последовательность импульсов с частотой, превьшамщей частоту следовани  тактовых импульсов и опрёде35The device works as follows. The clock pulses arriving at TaKTOBjno bus 8 of the switch are fed to the resolved input of the generator 1 pulses and the input of the zero-dual counter 2 installation. clock pulse and trace35

сов может измен тьс  в широких пределах . Например, если контролируемую длительность тактовых импульсов установить равной 50 мкс, частоту их следовани  можно мен ть от.долейowls can vary widely. For example, if the controlled duration of the clock pulses is set to 50 µs, their frequency can be changed from the fraction

л емой как контролируемой длительно- герц (режим отработки единичных шастью тактового импульса,.так и емкостью двоичного счетчика 2, разрешение на счет которому вьщаетс  также по переднему фронту импульса, поступающего -на тактовой шине. Пусть, к примеру,.частота импульсов генератора 1 выбрана таким образом, что в интервале времени, равном длительности тактового импульса, укладьюаетс  11 периодов импульсов, выдаваемых генератором 1, в то врем  как на выходе двоичного счетчика 2, который может быть и выходом переноса, соответствующий импульс по вл етс  после поступлени  дес ти импульсов на его тактовый вход с выхода генератора 1 импульсов. Тем самым на тактовый . вход реверсивного двоичного счетчика 3 импульс переноса с выхода двоичного счетчика 2 поступит только в том случае, если длительность импульса на тактовой шине устройства соответствует заданнойвcontrollable duration (hertz mode of a single clock pulse, as well as the capacity of the binary counter 2, the resolution of which is also calculated on the leading edge of the pulse arriving on the clock bus. Let, for example, the pulse frequency of the generator 1 selected in such a way that in the time interval equal to the duration of the clock pulse, there are 11 pulse periods produced by the generator 1, while at the output of the binary counter 2, which can also be a transfer output, the corresponding imp After the arrival of ten pulses at its clock input from the output of the pulse generator 1. Thus, the clock input of the reversing binary counter 3 will transfer the pulse from the output of binary counter 2 only if the pulse duration on the device’s clock bus corresponds to given in

дельных помеховых сигналов, как пра- вило, существенно меньше длительно- сти тактовых импульсов и не превьша- ет величину пор дка нескольких мик- росекунд, блокируютс  двоичным счет- шком 2 и не проход т на тактовый of common jamming signals, as a rule, are significantly less than the duration of the clock pulses and do not exceed a value of a few microseconds, are blocked by the binary counter 2 and do not pass on the clock

вход реверсивного двоичного счетчика 3. По окончании каждой помехи двоичный счетчик 2 обнул етс  и пересчитывает каждую вновь поступающую помеху, в том кспе в составе паке- та помех, заново, пропуска  тем самым на тактовый вход реверсивного двоичного счетчика 3 только тактовые импульсы заданной длительности, приthe input of the reversible binary counter 3. At the end of each interference, the binary counter 2 nulls and recalculates each newly arriving interference, including that in the interference package, again, thereby passing only the clock pulses of a given duration to the clock input of the reversing binary counter, at

сов может измен тьс  в широких пределах . Например, если контролируемую длительность тактовых импульсов установить равной 50 мкс, частоту их следовани  можно мен ть от.долейowls can vary widely. For example, if the controlled duration of the clock pulses is set to 50 µs, their frequency can be changed from the fraction

герц (режим отработки единичных ша0hertz (mode of testing single steps

5five

00

5five

гов) до практически 20 кГц, перекрыва  тем самым рабочий диапазон частот большинства шаговых двигателей. При подаче на шину 9 управлени  потенциального сигнала разрешени  счета реверсивньй двоичный счетчик 3 отсчитьшает поступающие на его тактовый вход импульсы, при этом записываемое в счетчик 3 двоичное число с каждым тактовым импульсом увеличиваетс  или уменьшаетс  на единицу, в зависимости от уровн  потенциального сигнала на шине 11 реверса, т.е. на входе дл  задани  направлени  , С учетом уровней потенциальных сигналов на вторых входах первого 5 и второго 6 элементов ИЛИ, т.е. на шинах 12 и 13 выбора режима коммутации, а также в зависимости от уровн  потенциального сигнала на шине 14 выбора режима коммутации и от модул  реверсивного двоичного счетчика , определ емого информацией, подаваемой на шину 10 выбора коэффициента пересчета. На адресных входах блока 4 пам ти при этом формируетс  соответствующий двоичный код, обуславливающий при подаче разрешающего потенциального сигнала низкого уровн  на шину включени  шагового двигател  15 (т.е. на разрешающий вход блока 4 пам ти), по вление на выходах блока 4 пам ти кодовых комбинаций, соответствующих заданному режиму коммутации фаз выбранного шагового двигател .) to almost 20 kHz, thus overlapping the working frequency range of most stepper motors. When a potential reversal counting signal is applied to the control bus 9, the binary counter 3 counts the pulses arriving at its clock input, and the binary number written to counter 3 increases or decreases by one with each clock pulse, depending on the level of the potential signal on the reverse bus 11 i.e. at the input for specifying the direction, taking into account the levels of potential signals at the second inputs of the first 5 and second 6 elements OR, i.e. on buses 12 and 13 of the switching mode selection, and also depending on the potential signal level on the switching mode selection bus 14 and on the reversible binary counter module determined by the information supplied to the bus 10 of the conversion factor selection. At the address inputs of the memory block 4, a corresponding binary code is generated, which, when a resolving low potential signal is applied to the turn-on bus of the stepper motor 15 (i.e., to the enable input of the memory block 4), appears at the outputs of the memory block 4 code combinations corresponding to the specified phase switching mode of the selected stepper motor.

Вариант программировани  блока 4 пам ти дл  использовани  его в предлагаемом коммутаторе и зависимость двоичного адресного кода от потен- циальных сигналов на шинах выбора режима коммутации и от модул  счета реверсивного двоичного счетчика 3 дл  случа  пр мого счета представлены в таблице.(X - любое состо ние, О - обмотка ШД включена, I - обмотка ШД обесточена).The programming variant of memory block 4 for using it in the proposed switch and the dependence of the binary address code on potential signals on the switching mode selection buses and on the counting module of the reverse binary counter 3 for the case of direct counting is presented in the table. (X - any , О - SM winding is on, I - SM winding is de-energized).

При изменении уровн  потенциального сигнала на шине реверса ные коды мен ютс  в обратной последовательности , обеспечива  считьша- ние записанной в блоке 4 пам ти информации в обратном пор дке и тем самым отработку реверса шагового двигател  и его вращение в противоположном направлении.When the potential signal level on the bus changes, the reverse codes change in the reverse order, ensuring that the information recorded in memory block 4 is combined in the reverse order and thus the reversal of the stepper motor and its rotation in the opposite direction are worked out.

При подаче потенциального сигнала запрета счета на шину управлени  реверсивный двоичный счетчик 3 останавливаетс , сохран   информацию на своих выходах, благодар  чему обеспечиваетс  фиксированна  сто нка шагового дв1г1гател . Если в данном режиме на шину включени  шагового двигател  подать запрещающий потенциальный сигнал высокого уровн , на всех выходах блока 4 пам ти, независимо от состо ни  адресных выходов, по в тс  сигналы одинакового (высокого ) уровн , обеспечивающие обесточив ание обмоток шагового двигател . Причем-информа ди  о состо нии коммутатора , в т.ч. о направлении движени  и режиме коммутации, сохран етс  и при возобновлении движени , т.е. подаче низкого потенциала на шину включени  шагового двигател  и сигнала разрешени  счета на шину управлени . Шаговый двигатель начинает отработку шагов из того же положени , в котором произошел его остановWhen a potential signal to prohibit counts is sent to the control bus, the reversible binary counter 3 stops, preserving information on its outputs, due to which a fixed stand of the stepper motor is provided. If, in this mode, a prohibitive potential high level signal is applied to the stepper motor enable bus, at all outputs of memory block 4, regardless of the address outputs, signals of the same (high) level are obtained to de-energize the windings of the stepper motor. Moreover, information about the state of the switch, incl. about the direction of movement and the switching mode, is preserved even when the movement is resumed, i.e. supplying a low potential to the stepper motor start-up bus and the counting resolution signal to the control bus. The stepper motor starts the steps from the same position in which it stopped.

00

5five

00

5five

00

5five

00

5five

00

5five

Режим сто нки с обесточенными обмотками особенно эффективен в том случае , когда шаговый двигатель должен делать в процессе работы продолжительные остановки без потери информации . В этих услови х данный режим существенно повьш1ает КПД устройства в целом при одновременном облегчегши теплового режима блоков устройства (блока пам ти, многоканального выходного усилител , самого шагового двигател ).The standby mode with de-energized windings is especially effective when the stepping motor must make long stops without loss of information during operation. Under these conditions, this mode significantly increases the efficiency of the device as a whole, while at the same time lightening the thermal mode of the device blocks (memory block, multichannel output amplifier, stepping motor itself).

Коммутатор может быть выполнен на широко распространенных микросхемах К 155 и К555, генератор импульсов реализуетс  на двух одновибраторах с перезапуском (1 микросхема К555 АГЗ), а в качестве блока пам ти используетс  микросхема К155 РЕЗ, представл юща  собой посто нное запоминающее устройство с организацией бит и однократнь м электрическим программированием.The switch can be performed on widely used K 155 and K555 chips, a pulse generator is implemented on two single-shotrs with restarting (1 K555 AGZ chip), and the K155 REZ chip, which is a permanent memory with bit organization and one-time electrical programming.

Claims (1)

Формула изобретени Invention Formula Коммутатор дл  управлени  шаговым двигателем, содержащий тактовую шину , шину реверса, блок пам ти, св занный своими выходами с входами многоканального усилител , реверсивный двоичный счетчик, отличающийс  тем, что, с целью расширени  области применени  и повышени  надежности, в него введены двоичный счетчик и генератор импульсов, разрешающий вход которого соединен с входом установки нул  двоичного счетчика и с тактовой шиной, выход генератора импульсов соединен с тактовым входом двоичного счетчика, выход которого подключен к тактовому входу реверсивного двоичного счетчика, первый и второй элементы ИЛИ, шины управлени  и выбора коэффициента пересчета, соединенные соответственно с входами разрешени  счета и задани  модул  счета реверсивного двоичного счетчика, перва , втора  и треть  шины выбор а режима коммутации и шина включени  шагового двигател , соединенна  с разреп)ающим входом блока пам ти, первый и второй адресные входы которого подключены к выходам первого и второго разр дов реверсивного двоичного счетчика, третий и четвертый адресные входы соединены соответственно с выходаьшA switch for controlling a stepper motor, comprising a clock bus, a reverse bus, a memory block associated with its outputs with the inputs of a multichannel amplifier, a reversible binary counter, characterized in that, in order to expand the application area and increase reliability, a binary counter and pulse generator, the enable input of which is connected to the input of the binary counter zero installation and with the clock bus, the output of the pulse generator is connected to the clock input of the binary counter whose output is connected to the clock cycles The first and second elements of the OR control bus and recalculation coefficient are connected to the input of the reversible binary counter, respectively, connected to the counting permission inputs and specifying the reverse binary counter counter module, the first, second and third bus switching mode and switching bus and stepper motor, connected with a decommissioning input of the memory unit, the first and second address inputs of which are connected to the outputs of the first and second bits of the reversible binary counter, the third and fourth address inputs are connected to responsibly vyhodash первого и второго элементов ИЛИ, первые входы которых соединены с вы ходами соответственно третьего и четвертого разр дов реверсивного двоичного счетчика, вторые входыthe first and second elements OR, the first inputs of which are connected to the outputs of the third and fourth bits of the reversible binary counter, respectively, the second inputs 1471175614711756 подключены соответственно к первой и второй шинам выбора режима коммутации , а треть  шина выбора режима коммутации соединена с п тым адресным входом блока пам ти.connected to the first and second switching mode selection buses, respectively; and a third switching mode selection bus is connected to the fifth address input of the memory unit. ным входом блока пам ти.memory input.