SU1591178A1 - Reversible pulse distributor for stepping motor control - Google Patents
Reversible pulse distributor for stepping motor control Download PDFInfo
- Publication number
- SU1591178A1 SU1591178A1 SU884497745A SU4497745A SU1591178A1 SU 1591178 A1 SU1591178 A1 SU 1591178A1 SU 884497745 A SU884497745 A SU 884497745A SU 4497745 A SU4497745 A SU 4497745A SU 1591178 A1 SU1591178 A1 SU 1591178A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- switching
- bus
- address
- output
- Prior art date
Links
Landscapes
- Control Of Stepping Motors (AREA)
Description
Изобретение относится к управлению электрическими машинами и может быть использовано для управления трех-, четырех-, пяти- и шестифазными шаго- 5 выми двигателями.The invention relates to the control of electric machines and can be used to control three-, four-, five- and six-phase stepping motors.
Цель изобретения - расширение эксплуатационных возможностей путем увеличения числа режимов коммутации при повышении надежности. Ι0The purpose of the invention is the expansion of operational capabilities by increasing the number of switching modes while increasing reliability. Ι0
На чертеже представлена блок-схема реверсивного распределителя импульсов для управления шаговым двигателем.The drawing shows a block diagram of a reversible pulse distributor for controlling a stepper motor.
Реверсивный распределитель содержит двоичный счетчик 1, первый 2 и второй 5 3 элементы Й-НЕ·, постоянное запоминающее устройство (ПЗУ) 4, элемент ИЛИ 5, тактовую шину 6, шины управления 7 и реверса 8, первую 9 и вторую 10 шины 1 выбора тактности коммутации, первую >0 11, вторую 12 и третью 13 шины выбора режима коммутации,шину 14 включения шагового двигателя, инвертор 15 и мультиплексор 16, причем тактовый_вход вход (С) ,входы разрешения счета (V) !5 и задания направления счета (+1) двоичного счетчика 1 соединены соответственно с тактовой шиной 6, шинами управления 7 и реверса 8, выход первого разряда счетчика 1 подключен к второ- 30 му входу первого элемента И-НЕ 2, первый вход которого соединен с первой шиной 9 выбора тактности коммутации, а выход связан с вторым входом ; второго элемента И-НЕ 3, первый вход 35 которого подключен к второй шине 10 выбора тактности коммутации, выход соединен с первым адресным входом ПЗУ 4, второй, третий и четвертый адресные входы которого соединены соответствен- 0 но с выходами второго, третьего и четвертого разрядов счетчика 1, пятый адресный вход подключен к первой шине 11 выбора режима коммутации, разрешающий вход (V) ПЗУ 4 подключен к шине <5 14 включения шагового двигателя, первый выход ПЗУ 4 соединен с первым входом элемента ИЛИ 5, второй вход которого подключен к выходу мультиплексора 16, первый, второй и третий инфор- 50 мационные входы подключены соответственно. к четвертому, пятому и шестому выходам ПЗУ 4, четвертый информационный вход связан с шиной высокого потенциала, первый адресный вход (А) 55 мультиплексора 16 объединен с вторым информационным входом счетчика 1 и подключен к второй шине 12 выбора ре-< жима коммутации, второй адресный входThe reversing distributor contains a binary counter 1, first 2 and second 5 3 elements Y-NOT ·, read-only memory (ROM) 4, element OR 5, clock bus 6, control bus 7 and reverse 8, the first 9 and second 10 of the selection bus 1 switching cycles, the first> 0 11, the second 12 and third 13 of the switching mode selection bus, the stepper motor enable bus 14, the inverter 15 and the multiplexer 16, and the clock_input is the input (C), the account enable inputs (V)! 5 and the count direction ( +1) binary counter 1 are connected respectively to the clock bus 6, control buses 7 and reverse 8, the output of the first discharge of counter 1 is connected to the second 30 input of the first AND-NOT 2 element, the first input of which is connected to the first bus 9 for selecting the switching clock, and the output is connected to the second input ; the second AND-NOT 3 element, the first input 35 of which is connected to the second bus 10 for selecting the switching clock, the output is connected to the first address input of the ROM 4, the second, third and fourth address inputs of which are connected, respectively, to the outputs of the second, third and fourth digits counter 1, the fifth address input is connected to the first switching mode selection bus 11, the enable input (V) of the ROM 4 is connected to the bus <5 14 of turning on the stepper motor, the first output of the ROM 4 is connected to the first input of the OR element 5, the second input of which is connected to the output multiplex Sora 16, the first, second and third information inputs are connected respectively. to the fourth, fifth and sixth outputs of the ROM 4, the fourth information input is connected to the high potential bus, the first address input (A) 55 of the multiplexer 16 is combined with the second information input of the counter 1 and connected to the second switching mode selection bus 12, the second address entrance
178 , (В) подключен к третьей шине 13 выбора ; режима коммутации и объединен с четвертым информационным входом счетчика 1 и входом инвертора 15, связанного своим выходом с третьим информационным входом счетчика 1, первый информационный вход которого подключен к шине (Еп) высокого потенциала, выход элемента ИЛИ 5 и выходы ()г- ()б ПЗУ 4 используются в качестве выходов распределителя.178, (B) is connected to a third selection bus 13; switching mode and combined with the fourth information input of the counter 1 and the input of the inverter 15, connected by its output to the third information input of the counter 1, the first information input of which is connected to the high potential bus (E p ), the output of the OR element 5 and the outputs () g - ( ) b ROM 4 are used as outputs of the distributor.
Распределитель работает следующим образом.The distributor operates as follows.
Режим работы реверсивного распределителя импульсов для управления шаговым двигателем выбирается в зависимости от типа используемого шагового двигателя, его нагрузки и определяется уровнями потенциальных сигналов, подаваемых на первую 11, вторую 12 и третью 13 шины выбора режима коммутации. При этом сигналы, подаваемые на вторую 12 и третью 13 шины выбора режима коммутации, задают не только тип шагового двигателя, но и одновременно, поступая на второй, третий и четвертый информационные входы счетчика 1, однозначно определяют его коэффициент пересчета с учетом логической единицы на первом информационном входе счетчика 1 и инверсии сигнала, поступающего на третий информационный вход счетчика 1 с третьей шины 13 выбора режима коммутации через инвертор 15.The operating mode of the reversible pulse distributor for controlling the stepper motor is selected depending on the type of stepper motor used, its load and is determined by the levels of potential signals supplied to the first 11, second 12 and third 13 buses of the selection of the switching mode. In this case, the signals supplied to the second 12 and third 13 buses of the selection of the switching mode, determine not only the type of stepper motor, but also simultaneously entering the second, third and fourth information inputs of counter 1, uniquely determine its conversion factor taking into account the logical unit on the first the information input of the counter 1 and the inversion of the signal supplied to the third information input of the counter 1 from the third bus 13 for selecting the switching mode through the inverter 15.
После подачи на шину 7 управления потенциального сигнала разрешения счета двоичный счетчик 1 начинает отсчитывать поступающие с тактовой шины 6 импульсы, при этом записываемое в счетчик 1 двоичное число увеличивается или уменьшается на единицу, в зависимости от уровня потенциального сигнала на шине 8 реверса, т.е. на входе для задания счета. На разрядных выходах счетчика 1 формируются тем самым четыре первых разряда двоичного адресного кода, поступающего на первый, второй, третий и четвертый адресные входы ПЗУ 4, причем сигнал с выхода первого разряда счетчика 1 может проходить на первый адресный вход ПЗУ 4 лишь при подаче потенциальных сигналов высокого уровня на первые входы первого 2 и второго 3 элементов И-НЕ, т.е. на первую 9 и вторую 10 шины выбора тактности коммутации, обуславливая считывание записанной в ПЗУ информации по каждому тактовому им1591178 пульсу, что необходимо для реализации несимметричных режимов коммутации. В остальных случаях на выходе второго элемента И-НЕ 3, т.е. на первом адресном входе ПЗУ 4 поддерживается уровень логической единицы или логического нуля, вследствие чего записанная в ПЗУ 4 информация считывается \по·каждот му нечетному или каждому четному так-(зд товому импульсу, благодаря чему реализуются .симметричные режимы коммутации. Вариант соответствующего программирования ПЗУ 4, в качестве которого может быть использована микросхема зд К155 РЕЗ, представляющая собой постоянное запоминающее устройство с организацией 32x8 бит и однократным электрическим программированием, приве-. ден в табл. 1. 20After the potential counter resolution signal is fed to the control bus 7, the binary counter 1 starts counting the pulses from the clock bus 6, while the binary number written to the counter 1 increases or decreases by one, depending on the level of the potential signal on the reverse bus 8, i.e. . at the entrance to set the account. The first outputs of the binary address code supplied to the first, second, third and fourth address inputs of the ROM 4 are thus formed at the bit outputs of the counter 1, and the signal from the output of the first bit of the counter 1 can pass to the first address input of the ROM 4 only when potential signals are supplied high level at the first inputs of the first 2 and second 3 elements AND NOT, i.e. on the first 9 and second 10 buses for selecting the switching clock, causing the reading of information recorded in the ROM for each clock pulse 1591178, which is necessary for the implementation of asymmetric switching modes. In other cases, at the output of the second AND-NOT 3 element, i.e. at the first address input of ROM 4, the level of a logical unit or logical zero is maintained, as a result of which the information recorded in ROM 4 is read \ every odd or every even (pulse), due to which symmetrical switching modes are implemented. A variant of the corresponding ROM programming 4, which can be used with the K155 REZ microcircuit, which is a permanent storage device with 32x8 bit organization and one-time electrical programming, is given in Table. 1. 20
Пятый разряд адресного кода задается непосредственно уровнем сигнала, подаваемого на первую шину 11 выбора режима коммутации. Поступая на адрес- 25 ^ые входы ПЗУ 4 и изменяясь по каждому тактовому импульсу либо по каждому четному или нечетному тактовому импульсу, адресный код обеспечивает при подаче разрешакицего сигнала низкого 30 уровня на шину 14 включения шагового двигателя (т.е. на разрешающий вход ПЗУ 4) выборку записанных в ПЗУ 4 кодовых комбинаций соответственно типу выбранного шагового двигателя и режи- зд му коммутации, его обмоток. При этом сигнал на .первом выходе распределителя, т.е. на выходе элемента ИЛИ, обеспечивающего сложение по ИЛИ сигналов низкого уровня, формируется из 40 сигнала на первом выходе ПЗУ 4 или выходного сигнала мультиплексора 16, сигнал на выходе которого, равно как и коэффициент пересчета двоичного ' счетчика 1, определяется комбинацией 45 потенциальных сигналов, подаваемых на вторую 12 и третью 13 шины выбора режима коммутации.The fifth digit of the address code is set directly by the signal level supplied to the first switching mode selection bus 11. When arriving at the address 25th inputs of ROM 4 and changing for each clock pulse or for each even or odd clock pulse, the address code provides when a resolution of a low level 30 signal is applied to the stepper motor enable bus 14 (i.e., to the enable input of the ROM 4) a selection of 4 code combinations recorded in the ROM according to the type of the selected stepper motor and the switching mode of its windings. In this case, the signal at the first output of the distributor, i.e. the output of the OR element, which provides the addition of OR low-level signals, is formed of 40 signals at the first output of the ROM 4 or the output signal of the multiplexer 16, the signal at the output of which, as well as the conversion factor of the binary counter 1, is determined by a combination of 45 potential signals supplied on the second 12 and third 13 bus selection mode switching.
Зависимость коэффициента пересчета двоичного счетчика 1 и выбираемых ре- 50 жимов работы от потенциальных сигналов на входных шинах распределителя, т.е. на шинах 9 - 13, представлена в табл. 2.The dependence of the conversion factor of the binary counter 1 and the selected operating modes 50 on the potential signals on the input buses of the distributor, i.e. on tires 9 - 13, is presented in table. 2.
При изменении уровня потенциального сигнала на шине 8 реверса адресный код меняется в обратной последовательности, обеспечивая считывание записанной в ПЗУ 4 информации в обратном порядке и тем самым отработку реверса и вращение шагового двигателя в противоположном направлении.When you change the level of the potential signal on the reverse bus 8, the address code changes in the reverse order, ensuring that the information written in the ROM 4 is read in the reverse order and thereby reversing and rotating the stepper motor in the opposite direction.
При подаче потенциального сигнала запрета счета на шину 7 управления , двоичный счетчик 1 останавливается с сохранением информации, благодаря чему обеспечивается фиксированная стоянка шагового двигателя. Если в режиме фиксированной стоянки на шину 14 включения шагового двигателя подать запрещающий потенциальный сигнал высокого уровня, на всех выходах ПЗУ 4 независимо от состояния адресных входов появятся сигналы одинакового (высокого) уровня, обеспечивающие обесточивание обмоток шагового двигателя с сохранением информации о состоянии распределителя.When a potential signal of the prohibition of counting is applied to the control bus 7, the binary counter 1 stops with information being saved, which ensures a fixed parking of the stepper motor. If, in the fixed parking mode, a prohibitory potential signal of a high level is applied to the bus 14 for switching on the stepper motor, signals of the same (high) level will appear on all outputs of the ROM 4 regardless of the state of the address inputs, ensuring that the windings of the stepper motor are de-energized while maintaining information about the status of the distributor.
Таким образом, предлагаемый распределитель импульсов для управления шаг говым двигателем обладает более широкими, в сравнении с известным техническим решением, эксплуатационными возможностями при повышенной его надежности. При той же емкости памяти, что и у прототипа распределитель дополнительно обеспечивает два экономичных режима коммутации шестифазного двигателя и три режима коммутации пя)тифазного шагового двигателя. В распределителе обеспечивается также однозначное соответствие между потенциальными сигналами, подаваемыми на втот рую и третью шины выбора режима- коммутации, и коэффициентом пересчета двоичного счетчика, что позволяет исключить причины сбойных ситуаций, возможных у прототипа.Thus, the proposed pulse distributor for controlling a step motor has wider, in comparison with the known technical solution, operational capabilities with its increased reliability. With the same memory capacity as the prototype, the distributor additionally provides two economical switching modes for a six-phase motor and three switching modes for a five-phase stepper motor. The distributor also provides an unambiguous correspondence between the potential signals supplied to the second rudder and the third bus for selecting the switching mode, and the conversion factor of the binary counter, which eliminates the causes of malfunctioning situations possible with the prototype.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884497745A SU1591178A1 (en) | 1988-10-24 | 1988-10-24 | Reversible pulse distributor for stepping motor control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884497745A SU1591178A1 (en) | 1988-10-24 | 1988-10-24 | Reversible pulse distributor for stepping motor control |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1591178A1 true SU1591178A1 (en) | 1990-09-07 |
Family
ID=21405723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884497745A SU1591178A1 (en) | 1988-10-24 | 1988-10-24 | Reversible pulse distributor for stepping motor control |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1591178A1 (en) |
-
1988
- 1988-10-24 SU SU884497745A patent/SU1591178A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5748561A (en) | Semiconductor memory device with fast successive read operation | |
SU1591178A1 (en) | Reversible pulse distributor for stepping motor control | |
EP0284985B1 (en) | Semiconductor memory device | |
US5175482A (en) | Stepping motor control circuit | |
JPS60121588A (en) | Digital code detecting circuit | |
KR100336787B1 (en) | Semiconductor memory circuit for reducing layout wiring | |
SU1543529A1 (en) | Pulse distributor for controlling three-phase step motor | |
SU1474822A1 (en) | Pulse distributor for controlling four-phase stepping motor | |
SU1372589A1 (en) | Apparatus for controlling m-phase stepping motor with step splitting | |
SU1471175A1 (en) | Switch for control of stepping motor | |
SU1577066A1 (en) | Reversible pulse distributor for controlling step motor | |
SU1511845A1 (en) | Device for multiple-duty control of m-phase stepping motor | |
JP3183167B2 (en) | Semiconductor storage device | |
SU1432719A1 (en) | Four-cycle reversible pulse distributor for stepping motor control | |
SU1083321A1 (en) | Device for multimode control of m-phase step motor | |
SU1246332A1 (en) | Device for controlling m-phase stepping motor | |
JP2563537Y2 (en) | Memory chip select circuit | |
SU1192135A1 (en) | Switching device | |
SU1709271A2 (en) | Switching device for controlling stepper motor | |
JPH0535519B2 (en) | ||
SU1427545A1 (en) | Pulse distributor for stepping motor control | |
SU1325691A1 (en) | Controllable frequency divider | |
SU1095397A1 (en) | Converter of binary signal to balanced five-level signal | |
SU1149237A1 (en) | Information input device | |
JPS62132420A (en) | Delay circuit |