SU146098A1 - Коммутатор - Google Patents
КоммутаторInfo
- Publication number
- SU146098A1 SU146098A1 SU720842A SU720842A SU146098A1 SU 146098 A1 SU146098 A1 SU 146098A1 SU 720842 A SU720842 A SU 720842A SU 720842 A SU720842 A SU 720842A SU 146098 A1 SU146098 A1 SU 146098A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- triggers
- switch
- triodes
- memory cells
- input
- Prior art date
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
Известен коммутатор, выполненный на двухтактном феррит-транзисторном регистре сдвига, с генератором сдвигающих импульсов, предназначенный дл обегающего (кольцевого) опроса чеек пам тиПредлагаемый коммутатор отличаетс от известных тем, что позвол ет сокращать врем опроса корреспондентов за счет быстрого обегани их, если информаци отсутствует, если же в очередной чейке информаци записана, то распределитель останавливаетс на врем обработки этой информации исполнительным органом. Это достигаетс тем, что в генератор сдвигающих импульсов включен мультивибратор на полупроводниковых триодах, в эмиттерные цепи триодов которого включены управл ющие триоды, базы которых соединены с коллекторами двух триггеров выходного устройства. Вход одного из этих триггеров подключен к выходным обмоткам нечетных чеек пам ти, вход другого- к обмоткам четных чеек, а выходы триггеров через схему «ИЛИ подсоединены ко входу исполнительного устройства, выход которого подключен к другим входам триггеров.
На фиг. 1 изображена блок-схема коммутатора; на фиг. 2 - принципиальна схема генератора сдвигающих импульсов.
Коммутатор состоит из следующих элементов: формирователей 1 импульсов, служащих дл получени импульсов, синхронных с частотой генератора сдвигающих импульсов;
феррит-транзисторных чеек 2 пам ти, в которые записываетс информаци от формирователей импульсов при по влении входных сигналов;
кольцевого распределител 3, служащего дл поочередного опроса чеек пам ти;
№ 146098- 2 генератора 4 сдвигающих импульсов, представл ющего собой мультивибратор на полупроводниковых триодах;
Схема 5 «ИЛИ на число входов, определ емых количеством четных и нечетных чеек пам ти;
выходного устройства 6, содержащего триггеры 7 и 5 со схемой 9 «ИЛИ.
Коммутатор работает следующим образом. При отсутствии в чейках пам ти 2 информации в кольцевом распределителе 3 циркулирует единица, записанна при первоначальной установке. При по влении входного сигнала на любом из формирователей / в соответствующую чейку 2 пам ти записываетс единица.
И.мпульс с распределител 3 считывает сигнал с первой же чейки пам ти, в которую записана единица. Этот сигнал переводит в состо ние / триггер 7, либо триггер 8 в зависимости от того, вл етс ли опрощенна чейка четной или нечетной.
Триггеры 7 и 5 через триоды 10 и // (фиг. 2) управл ют мультивибратором путем разрыва цепи эмиттеров его триодов 12 и 13, останавлива его на такте, соответствующем опрощенной чейке. Триггеры 7 и 5 одновременно с остановкой .мультивибратора выдают через схему 9 «ИЛИ сигнал на запуск исполнительного органа. После отработки этого сигнала исполнительный орган подает сигнал, возвращающий триггеры 7 и § в исходное состо ние. При этом управл ющий триод 10 (11) открываетс , мультивибратор запускаетс и опрос чеек пам ти возобновл етс с такта, соответствующего чейке, следующей за последней опрощенной,
В заключении ИЭМ АН СССР отмечаетс преимущество предлагаемого коммутатора перед известными в отнощении быстродействи и надежности работы.
Предмет изобретени
Коммутатор на двухтактно.м феррит-транзисторном регистре сдвига с генератором сдвигающих и.мпульсов, отличающийс тем, что, € целью обеспечени «остановки на врем обработки информации, в генератор сдвигающих импульсов включен мультивибратор, в эмиттерные цепи триодов которого включены триоды, базы которых через делитель подключены к выходам двух триггеров, вход одного из них подсоединен к выходным обмоткам нечетных чеек пам ти, а другого- четных, а выходы триггеров через схему «ИЛИ подсоединены ко входу исполнительного устройства, выход которого в свою очередь подсоединен к другим входам триггеров.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU720842A SU146098A1 (ru) | 1961-03-08 | 1961-03-08 | Коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU720842A SU146098A1 (ru) | 1961-03-08 | 1961-03-08 | Коммутатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU146098A1 true SU146098A1 (ru) | 1961-11-30 |
Family
ID=48301585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU720842A SU146098A1 (ru) | 1961-03-08 | 1961-03-08 | Коммутатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU146098A1 (ru) |
-
1961
- 1961-03-08 SU SU720842A patent/SU146098A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1412978A (en) | High speed logic circuits | |
ES424344A1 (es) | Perfeccionamientos introducidos en circuitos perceptores dela anchura de impulsos. | |
US3946255A (en) | Signal generator | |
SU146098A1 (ru) | Коммутатор | |
SU467351A1 (ru) | Микропрограммное устройство управлени | |
GB1136342A (en) | Clock pulse generators | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU443387A1 (ru) | Устройство микропрограммировани вычислительных машин | |
JPS5538604A (en) | Memory device | |
SU1179362A1 (ru) | Устройство дл сопр жени с пам тью | |
SU570055A1 (ru) | Устройство дл контрол импульсных схем | |
SU484629A1 (ru) | Генератор одиночных импульсов | |
SU422092A1 (ru) | Селектор импульсов | |
SU467350A1 (ru) | Микропрограммное устройство управлени | |
SU411609A1 (ru) | ||
SU955015A1 (ru) | Устройство дл опроса источников дискретных сообщений | |
SU586477A1 (ru) | Устройство дл регистрации информации | |
SU710054A1 (ru) | Устройство дл распознавани двоичных знаков | |
SU417911A1 (ru) | ||
SU596946A1 (ru) | Устройство дл микропрограммного управлени | |
SU377854A1 (ru) | ВСЕСОЮЗНАЯ пАТ1;иткО"11ш;"^те | |
SU474803A1 (ru) | Устройство дл управлени сдвигами | |
SU515266A1 (ru) | Устройство преобразовани входного сигнала дл синхронизации однотактных устройств с разбитыми на группы элеметами пам ти | |
SU538377A1 (ru) | Устройство дл считывани графической информации | |
SU645281A1 (ru) | Устройство дл устранени сбоев триггера |