SU1453594A1 - Device for phase autotuning of frequency - Google Patents

Abstract

Изобретение относитс  к радиотехнике . Цель изобретени  - повьшение помехоустойчивостио Устр-во содержит фазовый детектор 1, фильтр 2 нижних частот, подстраиваемЬ Ш г-р 3, индикатор 4 синхронизма, состо щий из квадратичного фазового детектора 7 и фильтра 8 нижних частот, управл емый делитель 5 частоты импульсов и триггер 6. При отсутствии синхронизма индикатор 4 формирует напр жение логического нул , разрешак  ее счет делител  5, на выходе которого по вл ютс  импульсы. Каждый из этих импульсов вызывает срабатывание триггера 6, выходной потенциал которого становитс  низким. Обратный переброс триггера 6 происходит при прохождении входного сигнала через нуль. В результате этого на его выходе образуетс  положительный перепад напр жени , привод щий по цепи синхронизации г-ра 3 к его фазированию входным сигналом. При наступлении синхронизма индикатор 4 формирует напр жение логической единицы, обеспечивающее выключение |Делител  5 и прекращение внешней I синхронизации г-ра 3. Цель достигает- .- с  введением делитa   5о 1 ил. S (ЛThe invention relates to radio engineering. The purpose of the invention is to increase noise immunity. The device contains a phase detector 1, a low pass filter 2, tweaked Wgr 3, a synchronization indicator 4 consisting of a quadratic phase detector 7 and a low pass filter 8, a controlled frequency divider 5 and a trigger 6. In the absence of synchronism, indicator 4 forms a voltage of logical zero, allowing its divider 5 to count, at the output of which pulses appear. Each of these pulses triggers trigger 6, the output potential of which becomes low. Reverse flip trigger 6 occurs when the input signal passes through zero. As a result, a positive voltage drop is generated at its output, resulting in the synchronization circuit of Mr. 3 to its phasing by an input signal. When synchronization occurs, the indicator 4 forms the voltage of the logical unit, which ensures the switching off of the | Divider 5 and the termination of the external synchronization I of Mr. 3. The goal reaches - with the introduction of a divider of 5 o 1 sludge. S (l

Description

ел ate

соwith

елate

соwith

j:j:

Изобретение относитс  к радиотехнике , в частности к устройствам стабилизации и синхронизшдии генераторного оборудовани  систем св зи, и может использоватьс  в качестве узкополосного след щего фильтра, выдел ющего ; сигнал из аддитивной смеси его со случайными фпуктуацконными процессами и другого рода помехами.The invention relates to radio engineering, in particular, to stabilization and synchronization devices of the generator equipment of communication systems, and can be used as a narrowband tracking filter, extracting; a signal from an additive mixture of it with random phuktucon processes and other kind of interference.

Цель изобретени  - повышение помехоустойчивости .The purpose of the invention is to improve noise immunity.

На чертеже показана структурнгш электрическа  схема устройства фазовой автоподстройки частоты.The drawing shows a structural electrical circuit of a phase locked loop device.

Устройство содержит фазовый детектор 1, фильтр 2 нижних частот, подстраиваемый генератор 3, индикатор 4 синхронизма, управл емый делитель 5 частоты и триггер 6. Индикатор 4The device contains a phase detector 1, a low-pass filter 2, a tunable oscillator 3, a synchronism indicator 4, a controlled frequency divider 5 and a trigger 6. Indicator 4

синхронизма выполнен по обычной схеме , содержащий квадратичный фазовый детектор 7 и фильтр 8 нижних частот. Устройство работает следующим образом .synchronism is performed in the usual way, containing a quadratic phase detector 7 and a low-pass filter 8. The device works as follows.

При отсутствии синхронизма в петле ФАПЧ, содержагчей фазовый детектор 1 , фильтр 2 нижних частот и подстраиваемый генератор 3, на входе индикатора 4 синхронизма формируетс  нап р жение логического нул , разрешающее счет управл емого делител  5 частоты , на выходе последнего по вл ютсIn the absence of synchronism in the PLL loop, containing phase detector 1, low-pass filter 2 and adjustable oscillator 3, a logical zero voltage is formed at the input of the synchronization indicator 4, allowing the controlled frequency divider 5 to count, the last occurring

IL, Il

где п where n

импульсы с частотой fimpulses with frequency f

коэффициент делени  управл емого делител , а fj. - частота подстраиваемого генератора 3. При поступлении этих и мпульсов с частотой f каждаш из них вызывает срабатывание тригге- pa 6. В итоге выходной потенциал: триггера 6 становитс  низким. Обратный переброс триггера 6 происходит при прохождении входного сигнала через нуль, в результате чего на его выходе образуетс  положительный перепад напр жени , привод щий по цепи синхронизации подстраиваемого г€ .не- ратора 3 к его фазированию входтш сигналом. Таким образом, каждый разthe division ratio of the controllable divider, and fj. - the frequency of the adjustable oscillator 3. Upon receipt of these and the pulses with a frequency f, each of them triggers trigger 6. As a result, the output potential: trigger 6 becomes low. Reverse flip of the trigger 6 occurs when the input signal passes through zero, resulting in a positive voltage drop at its output, which leads along the synchronization circuit of the adjustable g €. Heater 3 to its phasing by the input signal. So every time

при фазировании в режиме биени  входное напр жение фазового детектора приводитс  к одной и той же начально разности фаз, равной примерно 90 , после чего разность фаз продолжает нарастать или убывать в зависимости от знака расстройки частоты fr относительно входной частоты f,, . Если период следовани  импульсов с выходаwhen phasing in the beat mode, the input voltage of the phase detector leads to the same initial phase difference of about 90, after which the phase difference continues to increase or decrease depending on the sign of the detuning frequency fr relative to the input frequency f ,,. If the period of the pulse from the output

00

5five

О ABOUT

5five

Q j Q j

00

5five

триггера 6 не превышает полупериода частоты биений, то подобный механизм установки начальной разности фаз приводит к по влению в напр жении биений большой посто нной времени, превышающей посто нную времени режима биений обычного ФАПЧ, что приводит к уменьшению расстройки, расширению полосы захвата и уменьшению времени вхождени  в синхронизм.the trigger 6 does not exceed the beat frequency half-period, then a similar mechanism for setting the initial phase difference leads to the formation of a large constant time in the voltage of the beat that exceeds the beat constant of the usual PLL, which leads to a decrease in detuning, expansion of the capture band and a decrease in the entry time in synchronicity.

При наступпении синхронизма на выходе индикатора 4 синхронизма формируетс , напр жение логической единицы , обеспечивающее выключение управл емого делител  5 частоты и прекращение внешней синхронизации (фазировани ) подстраиваемого генератора 3. Цепь фазировани  включаетс  вновь при н-арупени х синхронизации петли ФАПЧ. При наличии на входе устройства смеси сигнала с флуктуационными шумами триггер будет опрокидыватьс  ; и фазировать подстраиваемый генератор 3 с некоторой ошибкой по отноще- нию к фазе полезного сигнала, при этом подстраиваемый генератор 3 фазируетс  с фазовой ошибкой. Однако зта ошибка распределена симметрично относительно правильного значени  раз- ности фаз и не приводит к нарушению работы устройства в целом.When synchronism occurs at the output of the synchronization indicator 4, the voltage of the logical unit is formed, which ensures the switching off of the controlled frequency divider 5 and the termination of the external synchronization (phasing) of the adjustable oscillator 3. The phasing circuit is turned on again when the PLL loop synchronization occurs. If there is a signal mixture with fluctuating noises at the device input, the trigger will tip over; and phase the tunable oscillator 3 with some error in relation to the phase of the desired signal, while the tunable oscillator 3 is phased out with a phase error. However, this error is distributed symmetrically with respect to the correct value of the phase difference and does not lead to a malfunction of the device as a whole.

Таким образом,в предлагаемом устройстве расширение полосы захвата за счет фазировани  автогенератора не сопровождаетс  уменьшением помехоустойчивости .Thus, in the proposed device, the expansion of the capture band due to the phasing of the oscillator is not accompanied by a decrease in noise immunity.

Claims (1)

Формула изобретени Invention Formula Устройство фазовой автоподстройки частоты, содержащее соединенные в кольцо фазовый детектор, первый вход которого  вл етс  входом устройства, фильтр нижних частот и подстраиваемый генератор, вход синхронизации которого подключен к выходу триггера, вход сброса которого подключен к входу устройства , а также индикатор синхронизма , отличающеес  тем, что, с целью повышени  помехоустойчивости , между выходом подстраиваемого генератора и установочным входом триггера включен делитель частоты импульсов , вход управлени  которого соединен с выходом индикатора синхронизма , входы которого подключены к входам фазового детектора.A phase locked loop device containing a ring-connected phase detector, the first input of which is the device input, a low-pass filter and a tunable oscillator, the synchronization input of which is connected to the trigger output, the reset input of which is connected to the device input, and the synchronism indicator different to that, in order to improve noise immunity, a pulse frequency divider is connected between the output of the adjustable oscillator and the trigger setup input, the pulse frequency divider whose control input is connected yield synchronism indicator, whose inputs are connected to inputs of the phase detector.