SU1713102A1 - Phase-lock loop - Google Patents
Phase-lock loop Download PDFInfo
- Publication number
- SU1713102A1 SU1713102A1 SU894697612A SU4697612A SU1713102A1 SU 1713102 A1 SU1713102 A1 SU 1713102A1 SU 894697612 A SU894697612 A SU 894697612A SU 4697612 A SU4697612 A SU 4697612A SU 1713102 A1 SU1713102 A1 SU 1713102A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- low
- pass filter
- adder
- output
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относитс к радиотехнике и технике св зи и может быть использовано в системах автоподстройки частоты с широким диапазоном перестройки, системах синтеза частот.The invention relates to radio engineering and communication technology and can be used in frequency-controlled auto-tuning systems with a wide tuning range, frequency synthesis systems.
Целью изобретени вл етс повышение помехоустойчивости устройства.The aim of the invention is to improve the noise immunity of the device.
На фиг.1 представлена структурна электрическа схема устройства; на фиг.2 принципиальна электрическа схема, представл юща пример конкретного выт полнени первого и второго фильтров нижних частот и сумматора устройства фазовой автоподстройки частоты. /Figure 1 shows the structural electrical circuit of the device; Fig. 2 is a circuit diagram representing an example of a specific implementation of the first and second low-pass filters and the adder of a phase locked loop device. /
Устройство фазовой автоподстройки частоты содержит подстраиваемый генератор 1, делитель частоты 2, фазовый детектор 3, источник опорного сигнала 4, первый фильтр нижних частот (ФНЧ) 5. формирователь импульсов 6, второй ФНЧ 7. дополнительный делитель частоты 8, конденсатор 9 и сумматор 10.The phase locked loop contains a tunable oscillator 1, a frequency divider 2, a phase detector 3, a reference signal source 4, a first low-pass filter (LPF) 5. pulse generator 6, a second low pass filter 7. an additional frequency divider 8, a capacitor 9, and an adder 10.
Устройство работает следующим образом .The device works as follows.
В синхронном режиме работы устройства посто нное напр жение с выхода фазового детектора 3 через первый ФНЧ 5 и сумматор 10 поддерживает частоту подстраиваемого генератора 1С точностью до фазы, равной частоте источника опорного сигнала . Формирователь импульсов 6 не формирует импульсов, поэтому блоки 8, 9 и 7 не оказывают вли ние на работу устройства, в этом случае.In the synchronous mode of operation of the device, the constant voltage from the output of the phase detector 3 through the first low-pass filter 5 and the adder 10 maintains the frequency of the adjustable oscillator 1C with an accuracy up to a phase equal to the frequency of the reference source. The pulse shaper 6 does not generate pulses, therefore blocks 8, 9, and 7 do not affect the operation of the device, in this case.
Последовательно соединенные блоки 6, 8, 9 и 7 вли ют на работу устройства только в переходном режиме. При по влении расстройки по частоте на входе фазового детектора 3, на его выходе по вл ютс биени , из которых формирователем импульсов 6 формируютс импульсы с частотой биений. Последовательность импульсов с выхода формировател импульсов 6 делитс в К раз дополнительным делителем частоты 8, чемSerially connected blocks 6, 8, 9 and 7 affect the operation of the device only in transient mode. When a detuning in frequency occurs at the input of the phase detector 3, beats appear at its output, from which pulse generator 6 produces pulses with a beat frequency. The pulse sequence from the output of the pulse driver 6 is divided K times by an additional frequency divider 8 than
достигаетс высока помехоустойчивость устройства. Наличие дополнительного делител 8 исключает формирование дополнительного управл ющего напр жени при однократных и т-кратных помехах vt сбо х 1т К|.high noise immunity of the device is achieved. The presence of an additional divider 8 excludes the formation of an additional control voltage with single and t-multiple interferences vt fault x 1m K |.
После делени входной частоты в К раз импульс с выхода дополнительного делител проходит через конденсатор 9 и поступает на второй фильтр нижних частот 7, посто нна времени которого выбираетс достаточной дл формировани линейно измен ющегос поискового напр жени .After dividing the input frequency by K times the pulse from the output of the additional divider passes through capacitor 9 and goes to the second low-pass filter 7, the time constant of which is chosen sufficient to form a linearly varying search voltage.
Таким образом, при наличии расстройки по частоте в цепь управлени подстраиваемым генератором подаетс дополнительное напр жение поиска, обеспечивающее вхождение в синхронизм. Следовательно , полоса первого ФНЧ 5 может быть выбрана достаточно узкой, а вхох дение в синхронизм обеспечиваетс формированием дополнительного поискового воздействи , при этом, соотношение между полосой первого ФНЧ 5 и скоростью поиска выбираетс как дл обычных поисковых систем автоподстройки частоты. Наличие дополнительного делител частоты 8 обесНе: чивает высокую помехоустойчивость устройства.Thus, in the presence of frequency detuning, an additional search voltage is applied to the control circuit of the tunable oscillator, providing entry into synchronism. Consequently, the band of the first low-pass filter 5 can be chosen rather narrow, and synchronization inspiration is provided by the formation of an additional search effect, while the ratio between the band of the first low-pass filter 5 and the search speed is chosen as for conventional search systems of automatic frequency control. The presence of an additional frequency divider 8 ensures the high noise immunity of the device.
Ф о р м ул а и 3 о б ре те н и Устройство фазЬвой автоподстройки частоты , содержащее соединенные последо вательно подстраиваемый генератор, делитель частоты, фазовый детектор, другой вход которого подключен к источнику опорного сигнала, и первый фильтр нижних частот , а также формирователь импульсов и сумматор, подключенный к управл ющему входу подстраиваемого генератора, отличающеес тем, что, с целью повышени помехоустойчивости, между выходом формировател импульсов и одним входом сумматора включены соединенные последовательно дополнительный делитель частоты , конденсатор и второй фильтр нижних частот, вход формировател импульсов соединен с В1 входом фазового детектора, а выход первого фильтра нижних частот подключен к другому входу сумматора.Ph o rm aa and 3 o b te n A Phase-locked loop device containing connected sequentially adjustable oscillators, a frequency divider, a phase detector, whose other input is connected to a reference source, and a first low-pass filter, as well as a driver impulses and an adder connected to a control input of an adjustable oscillator, characterized in that, in order to improve noise immunity, connected in series between the impulse driver output and one adder input An additional frequency divider, a capacitor and a second low-pass filter, the input of the pulse generator is connected to the B1 input of the phase detector, and the output of the first low-pass filter is connected to another input of the adder.
WX.Wx.
(риг. I(rig. I
От фозоВаго dsfffeffmopa From FozoVago dsfffeffmopa
От ffo f/d f/ccf/угуа.From ffo f / d f / ccf / ugua.
Фие. 2Phie. 2
Sxoffu Sxoffu
yflpCfO/fffft/AyflpCfO / fffft / A
ТT
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894697612A SU1713102A1 (en) | 1989-05-25 | 1989-05-25 | Phase-lock loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894697612A SU1713102A1 (en) | 1989-05-25 | 1989-05-25 | Phase-lock loop |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1713102A1 true SU1713102A1 (en) | 1992-02-15 |
Family
ID=21450542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894697612A SU1713102A1 (en) | 1989-05-25 | 1989-05-25 | Phase-lock loop |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1713102A1 (en) |
-
1989
- 1989-05-25 SU SU894697612A patent/SU1713102A1/en active
Non-Patent Citations (1)
Title |
---|
За вка JP № 59-14931,кл.Н 03 L 7/10. опублик. 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3943460A (en) | Frequency conversion system | |
US4344045A (en) | Phase locked loop frequency synthesizer with fine tuning | |
SU1713102A1 (en) | Phase-lock loop | |
EP0454955B1 (en) | Sampling clock generating circuit | |
US3448401A (en) | Digital frequency synthesizer eliminating high speed counters | |
SU1252940A1 (en) | Digital frequency synthesizer | |
SU389608A1 (en) | FREQUENCY SYNTHESIZER | |
SU1290520A1 (en) | Device for synthesizing frequencies | |
SU1417186A2 (en) | Digital frequency synthesizer | |
SU1453594A1 (en) | Device for phase autotuning of frequency | |
SU1215185A1 (en) | Synchronizing device with phase-lock control | |
JP3246459B2 (en) | Clock synchronization method and clock synchronization circuit | |
SU1441329A1 (en) | Phase shift calibrator | |
SU1042188A1 (en) | Digital frequency synthesizer | |
SU698115A1 (en) | Device for phase tuning of frequency | |
RU2081510C1 (en) | Frequency synthesizer | |
SU621060A1 (en) | Arrangement for automatic phase tuning of frequency | |
SU1169184A1 (en) | Synchronizing device | |
SU798623A1 (en) | Measuring phase-locked transducer | |
SU1518864A1 (en) | Frequency divider | |
SU767977A1 (en) | Frequency synthesizer | |
SU873441A1 (en) | Device for clock synchronization with discrete control | |
SU661842A1 (en) | Phase-manipulated pseudo-random signal receiver | |
SU1510079A1 (en) | Generator synchronizing device | |
SU968770A1 (en) | Digital phase meter |