SU1425640A1

SU1425640A1 - Устройство дл ввода информации

Info

Publication number: SU1425640A1
Application number: SU874186158A
Authority: SU
Inventors: Владимир Андреевич Бомко; Сергей Николаевич Бухман; Клавдия Алексеевна Валебная; Анатолий Иванович Шевчук
Priority date: 1987-01-26
Filing date: 1987-01-26
Publication date: 1988-09-23

Abstract

Изобретение относитс к области вычислительной техники и автоматики и может быть использовано дл ввода дискретной информации с применением электронной аппаратуры. Целью изобретени вл етс повьше ще надежности устройства за счет сокращени аппаратурных затрат. Устройство содержит коммутационные элементы 1, первую и вторую группы переключателей 2 и 3, генератор 4 импульсов, первый и второй коммутаторы 5 и 6, инвертор 7, первый, второй, третий и четвертый элементы 8, 9, 10 и 11 задержки, первый и второй триггеры 12 и 13, первый и второй селекторы 14 и 15, формиро-i ватель 16 импульсов, первый, второй и третий регистры 17, 18 и 19, первый и второй врем задающие элементы 20 и 21. Поставленна цель достигаетс введением в устройство первого и второго коммутаторов 5 и 6, первого и второго селекторов 14 и 15, инвертора 7, четвертого элемента 11 задержки , второго триггера 13 и третьего регистра 19. 5 ил. с (Л

Description

ю сд

«.

Изобретение относитс к вычислительной технике и автоматике и может быть использовано дл ввода дискретной информации с применением элект- ронной аппаратуры.

Цель изобретени - повьшение надежности устройства за счет сокраа;е- ни аппаратурных затратt

На фиг,1 приведена структурна схема устройства дл ввода информации; на фиг.2 - коммутационные элементы (КЭ), объединенные в матрицу (клавиатура устройства); на фиг.З - временные диаграммы работы отдельных элементов цепи первой группы контактов; на фиг.4 - временные диаграмм) формировани серии тактовых импульсов дл переключателей первой и второй группы контактов; на фиг.5.- ком мутационный элемент.

Коммутационные элементы представ- I л ют собой металлизированные площа ;- I ки, состо щие из двух изолированных; I частей - контактов. Электрически КЗ I объединены в матрицу mik, где п - ко I личество столбцов матриц; k - коли- 1 чество строк матрицы (фиг.1 и 2). Первые контакты всех КЭ Gбъeдинe - ; ны в первую группу контактов (вывод)Ы :матрицы 1-п), а вторые - во вторую ;группу контактов (выводы матрицы I 1-k). В состав устройства, кроме КЭ i 1, объединенных в матрицу вход т пер :ва (из п переключателей) и втора (из k переключателей) грзшпы перекл з телей 2 и 3, генератор 4 импульсов, первый и второй коммутаторы 5 и 6 соответственно первой и второй групп |Контактов, инвертор 7, первый, вто- рой, третий и четвертый элементы 8-11 задержки, первый и второй триггеры 12 и 13, первый и второй селек- «торы 14 и 15, формирователь 16 импульсов , первый, второй и третий ре- гистры 17-19, первый и второй врем - задающие элементы 20 и 21 Переключатели 2 и 3 представл ют собой усилители с открытым коллекторным выходом , реализованы на микросхемах К 155 ЛН2. Коммутатор 5 - п-входовый коммутатор на один выход, имеет п информационных входов, m ацресньт входов . Число информационных входов п определ етс числом столбцов матрицы В зависимости от кодовой комбинации на адресных входах m открываетс одна из схем совпадени и сигнал с со- О Тветствующего информационного входа

будет передан на выход коммутатора. Дл коммутатора имеет место соотношение п 2 . Коммутатор 6 - k-входо- вый коммутатор на один вьпсод, имеет k информационных входов, р адресных входов, число информационных входов k определ етс числом строк матрицы, k 2 . Коммутаторы реализованы на ИМС КМ 155 КП7 (дл п k 8). В качестве инвертора 7 можно использовать ИМС К155ЛН1. Первый и второй элементы 8,и 9 задержек реализованы на ИМС К155ЛН2, третий и четвертый элементы 10 и 11 задержек - на ИМС К155ЛИ1, триггеры 12 и 13 - триггеры К155ТМ2. Селекторы 14 и 15 реализованы на ИМС К155ЛА4, К155ТЛ2. Формирователь 16 импульсов может быть реализован на ИМС К155АГЗ. В качестве регистров 17 и 19 можно использовать нереверсивньсй счетчик импульсов ИМС 155ИЕ5, причем число выходов m регистра 17 равно т, Ч)сло выходов буферного регистра 18 - р. Регистр 18 реализован на ИМС KI55TM8.

Устройство работает следующим образом .

аждый коммутационный элемент состоит из двух изолированных контактов. Первые контакты объединены в первую группу, вторые - во вторую. Работа обеих групп идентична. Сери тактовых импульсов с генератора 4 импульсов поступает на входы всех переключателей первой группы 2 через третий элемент 10 задержки и на входы всех переключателей второй группы 3 через инвертор 7 и четвертый элемент 11 задержки . Инвертирование серии тактовых импульсов дл переключателей второй группы 3, а также сдвиг времени переключени на 1-3 и Tj-4 (фиг.4) позвол ет устранить помехи, возникающие во второй группе 3 переключателей в момент срабатывани переключателей первой группы 2. При низком выходном уровне переклрочателей первой группы 2 до по влени отрицательного импульса емкости КЗ 1 относительно земли питани разр жены, и на выходе коммутатора 5 потенциал логического нул (фиг.З). При по влении отрицательного импульса на входах переключателей первой группы 3 на их выходах устанавливаютс высокоимпедансные состо ни , емкости КЭ 1 зар жаютс входным током открытого информационного входа коммутатора 5 по экспоненциальному

закону. При возрастании потенциала д определенного порога (1,5 В дл ТТЛ серии интегральных схем) происходит переключение коммутатора 5 по открытому информационному входу, определ мому кодовой комбинацией на адресных входах коммутатора 5. Кодова комбинаци на адресные входы коммутатора 5 поступает с выходов регистра 17, представл ющего собой т-разр дный счетчик, на тактовый вход которого поступает сери импульсов с выхода третьего элемента 10 задержки через первый вход селектора 14. При отсутствии касани коммутационного элемента оператором триггер 12 находитс в единичном состо нии и уровень логической 1 на втором и третьем входах селектора 14 разрещает прохождение серии импульсов на тактовый вход регистра 17. Касание коммутационного элемента увеличивает .его емкость, наклон экспоненты уменьшаетс , точка срабатывани коммутатора 5 по информационному входу, выбранному кодовой комбинацией, соответствующей данному коммутационному элементу, сдви ;аетс на Тсд5, ( фиг.З). Это приводит к переключению триггера 12, на счетный вход которого поступает импульс- сдвинутый первым элементом 8 задержки на Тл относительно импульса с генератора 4 и расположенный в зоне временного сдвига (фиг.3), в состо - 0. Селектор 14 за

ние логического

крываетс , и прохождение импульсов на тактовый вход регистра 17 прекращаетс . На выходах регистра 17 в течение времени касани коммутациойного элемента хранитс кодова комбинаци , соответствующа данному коммутационному элементу. Касание одновременно двух контактов любого коммутационного элемента вызывает по вление уровн

логического О на первом и втором входах формирователе 16 импульсов и формирование на его выходе единичного импульса. При приходе этого импульса на тактовьй вход регистра 18 информаци с выходов регистров 17 и 19 записываетс в регистр 18. Записанный в регистре 18 код хранитс до прихода

очередного импульса на тактовый вход, т.е. до очередного касани любого коммутационного элемента. Применение в устройстве коммутационных элементов , состо щих из двух электрических изолированных контактов, позвол ет

уменьшить количество переключателей. Так в известном устройстве количество переключателей равно количеству коммутационных элементов, в предлагаемом количество переключателей рав но п k, а количество коммутацион- ных элементов определ етс произведением пи k. При большом количестве коммутационных элементов (при , верно неравенство ) количество переключателей резко уменьшаетс . Например, при количестве коммутационных элементов, равном 64, а в устройстве при , (. B Sf 64) количество переключателей равно 16.

Формул :а изобретени

20

5

Устройство дл ввода информации, содержащее матрицу Коммутационных элементов, выходы которых соединены с выходами соответствующих переклю5 чателей, генератор импульсов, первый триггер, формирователь импульсов, первьй и второй регистры, первый и второй врем 3адак цие элементы, первый , второй и третий элементы задерж0 ки, выход первого элемента задержки соединен со счетным входом первого триггера, выходы первого регистра соединены с первой группой информационных входов второго регистра, тактовый- аход которого соединен с выходом формировател импульсов,выход генератора импульсов соединен с входом третьего элемента задержки, первые входы первого и второго врем задающих элементов соединены с общей шиной, отличающеес тем, что, с целью повьш1ени .надежности устройства за счет сокращени аппаратурных затрат, в него введены первьй и бтод рой коммутаторы, первый и второй селекторы , инвертор, четвертый элемент задержки, второй триггер и третий регистр , причем выходы одних переключателей соединены соответственно с информационными входами первого коммутатора , а входы этих переключателей соединены с входом второго, выходом третьего элементов эадержки и с первым входом первого селектора, выходы

5 других переключателей соединены схзот- . ветственно с информационными входами второго коммутатора, а входы этих переключателей . соединены с входом вто- . рого, выходом четвертого элементов

0

Задержки и с первым входом второго селектора , Адресные входы первого ком- ь|утатора соединены с выходами первогс регистра, адресные входы второго ком- г татора - с вьисодами третьего ре- iJHCTpa.H с второй группой информа- tионных входов второго регистра, выход первого коммутатора соединен с информационным входом первого тригге- ра, вкод питани первого коммутатора соединен с вторым входом первого вре- мазадакщего элемента, выход второго коммутатора соединен с информационным в«одом второго триггера, вход пита- Нг1 второго коммутатора - с вторым вчодом второго врем задающего элемента , выход генератора импульсов соеди- нш с входом инвертора, выход инвертора - с входом четвертого элемента

задержки, пр мой и инверсный выхо;о 1 первого триггера соединены соответственно с вторым и третьим входами первого селектора, выход второго элемента задержки соединен со счетным входом второго триггера, пр мой и инверсный выходы второго триггера соединены соответственно с вторым и третьим входами второго селектора, первый выход первого селектора соединен с тактовым входом первого регистра, а второй выход - с первым входом формировател импульсов, первый выход второго селектора соединен с тактовым входом третьего регистра, а второй выход - с вторым входом формировател импульсов, выходы второго регистра вл ютс информационными выходами устройства.

7j L

r. II

Касание

Фие.

ФиеЛ

Claims

Формул а изобретения

Устройство для ввода информации, содержащее матрицу Коммутационных элементов, выходы которых соединены с выходами соответствующих переключателей, генератор импульсов, первый триггер, формирователь импульсов, первый и второй регистры, первый и второй времязадакицие элементы, первый, второй и третий элементы задержки, выход первого элемента задержки соединен со счетным входом первого триггера, выходы первого регистра соединены с первой группой информационных входов второго регистра, тактовый- вход которого соединен с выходом формирователя импульсов,выход генератора импульсов соединен с входом третьего элемента задержки, первые входы первого и второго времязадающих элементов соединены с общей шиной, отличающееся тем, что, с целью повышения надежности устройства за счет сокращения аппаратурных затрат, в него введены первый и второй коммутаторы, первый и второй селекторы, инвертор, четвертый элемент задержки, второй триггер и третий регистр, причем выходы одних переключателей соединены соответственно с информационными входами первого коммутатора, а входы этих переключателей соединены с входом второго, выходом третьего элементов задержки и с первым входом первого селектора, выходы других переключателей соединены соответственно с информационными входами второго коммутатора, а входы этих переключателей . соединены с входом второго, выходом четвертого элементов

Задержки и с первым входом второго селектора, Адресные входа первого коммутатора соединены с выходами первого регистра, адресные входа второго ком» мутатора - с выходами третьего регистра и с второй группой информационных входов второго регистра, выход первого коммутатора соединен с информационным входом первого триггера, вход питания первого коммутатора соединен с вторым входом первого времизадающего элемента, выход второго коммутатора соединен с информационным вкодом второго триггера, вход питания второго коммутатора - с вторым вводом второго времязадаюгцего элемента, выход генератора импульсов соединен с входом инвертора, выход инвертора - с входом четвертого элемента задержки, прямой и инверсный выхода первого триггера соединены соответственно с вторым и третьим входами первого селектора, выход второго элемента задержки соединен со счетным входом второго триггера, прямой и инверсный выходы второго триггера соединены соответственно с вторым и тре40 тьим входами второго селектора, первый выход первого селектора соединен с тактовым входом первого регистра, а второй выход - с первым входом формирователя импульсов, первый выход эд второго селектора соединен с тактовым входом третьего регистра, а второй выход - с вторым входом формирователя импульсов, выходы второго регистра являются информационными выхо20 дамй устройства.

Фиг. 2

-1425640

Касание _w_rl

X

ΧΖ

Фиг.3 ⁴-L_

7_1 л___I ю—1_

Фиг. 4 . 1425640

Фиг.З