SU222038A1 - Разрядный счетчик - Google Patents
Разрядный счетчикInfo
- Publication number
- SU222038A1 SU222038A1 SU1159927A SU1159927A SU222038A1 SU 222038 A1 SU222038 A1 SU 222038A1 SU 1159927 A SU1159927 A SU 1159927A SU 1159927 A SU1159927 A SU 1159927A SU 222038 A1 SU222038 A1 SU 222038A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- discharge
- transfer
- bits
- windings
- Prior art date
Links
- 238000004804 winding Methods 0.000 description 16
- 238000000926 separation method Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229920000379 polypropylene carbonate Polymers 0.000 description 1
- LCTONWCANYUPML-UHFFFAOYSA-N pyruvic acid Chemical compound CC(=O)C(O)=O LCTONWCANYUPML-UHFFFAOYSA-N 0.000 description 1
- 230000005417 remagnetization Effects 0.000 description 1
- 230000002441 reversible Effects 0.000 description 1
- 229920000638 styrene acrylonitrile Polymers 0.000 description 1
Description
В импульсных устройствах автоматики и телемеханики нримен ютс счетчики имнульсов , содержащие однотактные регистры сдвига , выполненные на магнитных элементах (МЭ) с пр моугольной петлей гистерезиса (ППГ).
Известны счетчики, производ щие счет импульсов в требуемой позиционной системе счислени с основанием Р с последовательным включением N (N - количество требуемых разр дов) однотактных регистров сдвига (разр дов ), содержащих каждый Р магнитных элементов. В качестве устройств св зи между разр дами служат генераторы сдвигающих импульсов тока (ГСЯ), которые в моменты заполнени младщих разр дов запускаютс с частотами, кратными основанию прин той системы счислени . В подобных счетчиках МЭ старших разр дов перемагничиваютс лишь в моменты заполнени младших разр дов, т. е. в моменты запуска ГСИ.
Однако в этих счетчиках предъ вл ютс жесткие требовани к устройствам св зи между разр дами, так как устройства св зи выполн ют роль ГСИ; невозможен съем со счетчика промежуточных чисел, так как МЭ старших разр дов перемагничиваютс не в каждом такте (не каждым импульсом, подлежащим счету), а лишь в моменты заполнени младших разр дов; выходные импульсы запаздывают но отношению к входным.
Предлагаемый счетчик отличаетс от известных тем, что в нем во всех, кроме ()-го, включенных параллельно регистрах сдвига обща цепь обмоток переноса магнитных элементов с нервого по (Р-1)-ый подключена к базе транзистора. Его коллектор через разделительные диоды подключен к общим цеп м входных обмоток старших разр дов. Обмотка переноса Р-того элемента св зана с базой
0 другого транзистора, коллектор которого соединен с эмиттерами пары транзисторов следующего старшего разр да. Коллектор транзистора (N-2)-TO разр да подключен к обмоткам переноса элементов (.V-l)-ro разр да,
5 эмиттеры транзисторов нулевого разр да соединены с коллектором ключевого транзистора генератора сдвигающих импульсов.
Такое соединение значительно упрощает счетчик, так как требуетс один ГСИ, а также. расшир ет его функциональные возможности .
Принципиальна схема предлагаемого счетчика приведена на чертел е. Он содержит управл ющие транзисторы
(ЯЯо1+ЯЯ(,)2), вынолн ющие роль устройства св зи разр дами (перва цифра - номер разр да, в котором включен базаэм-иттерный переход транзистора, и втора - номер транзнстора в разр де). Цифрой 1
мических триггеров, а цифрой 2 - транзисторы переноса. Разделительные диоды DCK + ) обозначены тоже двзм цифрами, перва цифра указывает номер разр да, к управл ющему транзистору которого данный диод подключен анодом, втора цифра - номер разр да, к общей шине входных обмоток МЭ которого подключен катодом.
В МЭ с ППГ, обозначенных l+P (Р -основание требуемой системы счислени ) внутри разр дов, которые, в свою очередь, нронумерованы от О до (N-1), прин ты следующие обозначени ;
Wl - обмотка переноса;
Wz - входна обмотка;
W - выходна обмотка;
4 - обмотка сдвига; DI DZ - разделительные диоды в МЭ;
С - емкости задержки. Счетчик состоит из Л кольцевых включенных параллельно однотактных регистров сдвига на МЭ с ППГ. Однотактные регистры сдвига вылолнены по известной схеме с емкостью в качестве цепи задержки и ключевым транзистором в геи, управл ющим цепью разр да емкости задержки. Каждый регистр содержит Р МЭ с ППГ. Каждый МЭ имеет обмотку сдвига IFj, входную обмотку Wo, обмотку переноса Wl и выходную обмотку W. Обмотки сдвига всех МЭ включены последовательно , и протекающие по ним подлежащие счету импульсы тока ГСИ перемагничивают МЭ в «О. Через выходные обмотки магнитных элементов , если в МЭ предварительно была залисана «1, во врем действи импульса тока / СИ емкость задержки С зар жаетс до напр жени сигнала. Если же был записан «О, то емкость задержки зар жаетс до нанр жени помехи, дл ограничени которой можно подать через входную обмотку запирающее диоды DZ напр жение смещени Емкости задержки после окончани импульсов тока ГСИ при открывании ключевого транзистора ГСИ разр жаютс через обмотки переноса или входные обмотки в зависимости от состо ни управл ющих транзисторов младших разр дов. При разр де емкостей задержки МЭ по цепи; входна обмотка этого же МЭ, разделительный диод, транзистор ПП и ключевой транзистор ГСП, «1 снова залисы аетс на МЭ, т. е. МЭ работают в этом случае в режиме динамических триггеров. Если же открываютс в младших разр дах транзисторы ЯЯг, то емкость задержки разр жаетс по цепи: обмотка переноса следующего в разр де МЭ, база-эмиттерпый переход транзистора ПП или ПП этого разр да, далее через транзисторы ПП младших разр дов и ключевой транзистор ГСМ. В этом случае «1 сдвигаетс в следующий в разр де МЭ, т. е. происходит неренос. В нулевом разр де входные обмотки могут отсутствовать, если счетчик предназначен дл подсчета каждого импульса тока ГСИ. При этом в нулевом разр де происходит сдвиг «1 при действии каждого импульса тока ГСИ, емкости задержки МЭ нулевого разр да разр л аютс через обмотки переноса следующих МЭ этого разр да .
В предлагаемом счетчике возможен и управл емый режим счета, дл этого необходимо в МЭ ввести два дополнительных транзистора (ПП и ПП), которые открываютс п моменты открывани ключевого транзистора
ГСИ в зависимости от приход щей команды. Если приходит импульс команды «счет, то открывающийс транзистор ЯЯз разрешает работу унравл ющих транзисторов ЯЯ-л-|-;-ЯЯ ()2, если же приходит импульс команды «стоп, открывающий транзистор ЯЯь то МЭ во всех разр дах, включа и нулевой, работают в режиме динамических триггеров, п ни в одном разр де не может произойти сдвига «1, т. е. переноса нет. Управление
транзисторами ЯЯ1 и ЯЯ2 может осуществл тьс с аналогичных МЭ. Настройка счетчика на непрерывный режим счета или управл емый реичим счета может осуществл тьс выключателем Bi, который в непрерывном
режиме счета подключает эмиттеры триодов ЯЯо1 и ЯЯ;.2, непосредственно к коллектору ключевого транзистора ГСИ, а при управл емом счете включает дополнительный транзистор ЯЯз.
Итак, предлагаемый счетчик содержит /V Р магнитных элементов, 2(Л - 1) транзисторов и разделительных диодов в количестве
с (-1) 1 N - --1 .
2
Дл по снени работы счетчика на чертеже показано устройство сброса счетчика в исходное состо ние после съема заданных чисел и устройство съема любого промежуточного
числа.
Устройство сброса счетчика, в простейше.м случае это кнопка (Кн.), производит по обмоткам сдвига перемагничивание в «О всех МЭ, за исключением 1-го МЭ 1улевого разр да и
.Р-ых МЭ остальных разр дов, в которые по выходным обмоткам записываетс «1.
Устройство съема чисел (в том числе и любых промежуточных чисел) состоит из источника имп)льсного питани и схемы, реализующей операцию ,И. Источник имнульсного питани выполнен на динамическом триггере ТД и транзисторе ЯЯ.-;. Схема «И выполнена па сопротивлении и диодах (jv-i). В момент перемагничивани ТД импульсами тока ГСИ открываетс транзистор ЯЯз, и на схемы совпадени , которых может быть несколько, подаетс отрицательный потенциал- Е. На выходе схемы «И сигнал по вл етс в том случае, если диоды
Dw()запираютс напр жени ми сигнала отрицательной пол рности с выходных обмоток МЭ счетчика, к которым они подключены.
нулевого разр да и Р-ые МЭ остальных разр дов записаны «1, в прочие МЭ-«О. Диоды схемы совпадени (Duo+ c/v-i)) подключаютс в МЭ в соответствии с заданным чнслом счета. (Подключение диодов производитьс или с помощью распайки или переключателей на одно направление и «Р положений ). Первым импульсом тока ГСИ перемагничипаютс в «О 1-ый МЭ нулевого разр да и Я-ые Л1Э остальных разр дов, зар жа до напр жени сигнала емкости задержки этих МЭ, в прочих МЭ емкости задержки зар жаютс напр жением помехи. После окончани импульса тока ГСИ открываетс ключевой транзистор ГСИ, и емкость первого МЭ нулевого разр да разр жаетс через обмотку переноса второго МЭ. При этом происходит перенос «1 во второй МЭ, и открывающийс током разр да емкости транзистор Я//01 через разделительные диоды )(,„ (л-1) разрешает разр д емкостей Р-ых МЭ в старших разр дах по их же входным обмоткам, и «1 снова записываетс в Р-ые МЭ, т. е. переноса «1 в старших разр дах не происходит. Последующими импульсами тока ГСИ в нулевом разр де «1 сдвигаетс дальше, а Р-ые МЭ старших разр дов работают в это врем в режиме динамических триггеров. В момент прихода «Р-1 импульса тока ГСИ в нулевом разр де зар жаетс емкость (Р-1)-го МЭ, а в старших разр дах - емкости Р-ых МЭ. После окончани «Р-1 импульса тока ГСИ открывающий ключевой транзистор разрешает разр д емкости (Р-1)-го МЭ нулевого разр да через обмотку переноса Р-го МЭ этого же разр да, переход база - эмиттер транзистора ЯЯо2.
Транзистор Я//02, в свою очередь, разрешает разр д емкости задержки Р-го МЭ следующего , первого, разр да, по цепи: обмотка переноса первого МЭ этого разр да, переход база-эмиттер транзистора ЯЯц. Вследствие этого в первом разр де происходит перенос «1 с Р-го МЭ в первый, а в следующих старших разр дах - во второй и т. д. Р-ые МЭ попрежнему работают в режиме динамических ариггеров, так как открытый транзистор ППц через диод DU ()разрешает разр д емкостей задерл ки Р-ых МЭ через входные обмотки этих же ЛiЭ.
Таким образом, МЭ старших разр дов работают в режиме динамических триггеров до тех пор, пока в младших разр дах происходит перенос «1 до (Р-1)-ых МЭ, в моменты
же переноса в младших разр дах «1 с (Р-1)ых МЭ в Р-ые в следующем старшем разр де происходит перенос «1 в следующий МЭ. Съем требуемого числа (например, т-гэ, К-то . ..) происходит в момент действи импульса (т-го, К-то,.. .) тока ГСИ, когда с МЭ счетчика, к выходным обмоткам которых подключены диоды схемы «И, считываютс «1.
20
Предмет изобретени
yV-разр диый счетчик с основанием счета Р, содержащий Л кольцевых однотактных регистров сдвига по Р магнитных элементов в
каждом с обмотками: входной, выходной, сдвига и переноса, а также генератор сдвигающих импульсов, отличающийс тем, что, с целью расширени функциональных возможностей счетчика, в нем во всех, кроме
(-V-1)-го,включенных параллельно регистрах сдвига, обща цепь обмоток переноса магнитных элементов с первого по (Р-1)-ый подключена к базе транзистора, коллектор которого через разделительные диоды подключен к общим цеп м входных обмоток старших разр дов , а обмотка переноса «Р-того элемента св зана с базой другого транзистора, коллектор которого соединен с эмиттерами пары транзисторов следующего старшего разр да,
коллектор транзистора (V-2)-ro разр да подключен к обмоткам переноса элементов (N-l)-ro разр да, эл иттеры транзисторов нулевого разр да соединены с коллектором ключевого транзистора генератора сдвигающих ИМПУЛЬСОВ.
1 юче8ого транзистора геи
Выход
Publications (1)
Publication Number | Publication Date |
---|---|
SU222038A1 true SU222038A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4037089A (en) | Integrated programmable logic array | |
US4365174A (en) | Pulse counter type circuit for power-up indication | |
US5517145A (en) | CMOS toggle flip-flop using adiabatic switching | |
US4264807A (en) | Counter including two 2 bit counter segments connected in cascade each counting in Gray code | |
GB784989A (en) | Electronic shifting register and storage circuit therefor | |
US3239778A (en) | Temperature compensator in multivibrator circuits | |
SU222038A1 (ru) | Разрядный счетчик | |
US3204152A (en) | Timing circuit for defining long intervals of time | |
US3732442A (en) | Electrical timing device | |
GB812619A (en) | Improvements in or relating to electrical circuits employing ferroelectric condensers | |
GB756908A (en) | Improvements in counters | |
US4728816A (en) | Error and calibration pulse generator | |
RU2042268C1 (ru) | Счетчик импульсов в коде грея | |
US3056045A (en) | Electronic switching unit for the construction of information storage devices, counters and the like | |
SU1425640A1 (ru) | Устройство дл ввода информации | |
SU1387191A1 (ru) | Пороговый элемент | |
US3743858A (en) | Shift register | |
US3239690A (en) | Transistor multivibrator circuit independent of supply variations | |
SU756640A1 (ru) | Многоразрядный счетчик импульсов 1 | |
RU2105357C1 (ru) | Сдвигающий регистр | |
SU1691791A1 (ru) | Имитатор провалов напр жени сети | |
SU797073A1 (ru) | Распределитель импульсов | |
SU236099A1 (ru) | ||
SU281005A1 (ru) | Однотактный регистр сдвига | |
SU1305703A1 (ru) | Устройство дл разбиени графа на подграф |