SU1406787A1 - Синхронный делитель частоты - Google Patents

Синхронный делитель частоты Download PDF

Info

Publication number
SU1406787A1
SU1406787A1 SU864170287A SU4170287A SU1406787A1 SU 1406787 A1 SU1406787 A1 SU 1406787A1 SU 864170287 A SU864170287 A SU 864170287A SU 4170287 A SU4170287 A SU 4170287A SU 1406787 A1 SU1406787 A1 SU 1406787A1
Authority
SU
USSR - Soviet Union
Prior art keywords
flip
input
flop
output
bus
Prior art date
Application number
SU864170287A
Other languages
English (en)
Inventor
Юрий Алексеевич Базалев
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU864170287A priority Critical patent/SU1406787A1/ru
Application granted granted Critical
Publication of SU1406787A1 publication Critical patent/SU1406787A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение может быть использовано при построении хронизаторов, цифровых синтезаторов частоты, электромузыкальных инструментов. Синхронный делитель частоты содержит IK- триггеры 1-4, элемент И 5, тактовую шину 6, шину 7 сброса и выходную тину 8. Введение в синхронный делитель частоты новых электрических св зей между функциональными элементами по- вр шает надежность его работы и снижает потребл емую мощность. 2 ил.

Description

8
а
00
Фиг.1
Изобретение относитс  к импульсной технике и может быть использовано при построении хрониэаторов цифро вых синтезаторов частоты, электромузыкальных инструментов и т.д.
Цель изобретени  - повышение надежности при одновременном упрощении устройства и, кроме того, снижение потребл емой мощности.
На фиг.1 приведена электрическа  функциональна  схема синхронного делител  частоты (на П); на фиг. 2 - временные диаграммы, по сн ющие его работу.
Синхронный делитель частоты содер жит первый 1, второй 2, третий 3, четвертьй 4 1К-триггеры и элемент И 5, С- и R-входы всех 1К-триггеров соединены соответственно с тактовой шиной бис шиной 7 сброса. Инверсный выход четвертого 1К-триггера 4 соединен с 1-входом третьего IK- триггера 3 и с первым входом элемента И 5, выход которого соединен с вы ходной шиной 8 и с К-входом второго 1К триггера 2, инверсный выход которого соединен с К-входом первого IK- триггера 1 , 1-вход которого соединен с пр мым выходом четвертого 1К-триг- гера 4. Пр мой выход первого ТК-триг гера 1 соединен с К-входом четвертого 1К-триггера 4 и с 1-входом второго 1К-триггера 2. Инверсный выход первого ГК-триггера 1 соединен с К- входом третьего 1К-триггера 3, пр мой выход которого соединен с вторым входом элемента И 5, инверсный выход - с 1-входом четвертого 1К-триг- гера 4.
При таком соединении элементов логические уравнени  дл  I- и К-вхо- дов 1К-триггеров 1 - 4 синхронного делител  частоты следующие: I,
,; i,Q4;
K,Q,; К Q,, импульс переноса П
Q,Q4 -Kj.
Устройство работает следующим образом .
По сигналу Сброс на шине 7 IK- триггеры 1 - 4 устанавливаютс  в исходное состо ние, при этом состо ни  выходов (фиг.2, при i 0) 1К-тригге- ров 1 - 4 равны: Q,0; .
На основании логических уравнений дл  I- и К-входов 1К-триггеров 1 - 4
состо ни  входов следующие: 1,0; К,1; К,0; К,1; .
Поскольку 1К-триггер по входному импульсу на шине 6 при и не измен ет своего состо ни , при и переключаетс  в противоположное состо ние, при и переклю- JQ чаетс  в состо ние 1, а при и - в состо ние О, то по первому импульсу на шине 6 1К-триггеры 3 и 4 переключаютс  в состо ние 1, а IK- триггеры 1 и 2 не измен ют своего J5 состо ни  (фиг.2, при ). При этом состо ни  выходов 1К-триггеров 1 - 4 станов тс  равными Q,0; . Измен ютс  и состо ни  входов, которые станов тс  равными I 20 ; К, 1;К,0; .
По второму импульсу устройство переходит в свое второе состо ние (фиг.2, при ), при котором Q,l; 25 1,1; I 0; ,1; К,0; .
Рассматрива  и далее таким же образом работу синхронного делител  частоты , получим все состо ни  выходов 3Q и входов каждого 1К-триггера при всех ,1,2,...,10 (см.фиг.2).
При поступлении 11-го импульса на шину 6 устройство возвращаетс  в исходное состо ние. При непрерьшном поступлении импульсов по шине 6 цикл работы устройства повтор етс  через каждые 11 импульсов.
35

Claims (1)

  1. Формула изобретени 
    ч
    Синхронный делитель частоты,содержащий элемент И и первый, второй, третий и четвертьй 1К-триггеры, С- и R-входы которых соединены соответственно с тактовой шиной и с шиной сброса , пр мой выход первого 1К-тригге- ра соединен с 1-входом второго IK- триггера, и выходную шину, отличающийс  тем, что, с целью повьш1ени  надежности при одновременном упрощении, 1-вход первого IK- триггера соединен с пр мым выходом четвертого 1К-триггера, инверсный выход второго 1К-триггера подключен к К-входу первого 1К-триггера, пр мой вькод которого соединен с К-входом четвертого 1К-триггера, инверсный выход третьего 1К-триГгера соединен с 1-входом четвертого 1К-триггера , инверсный выход которого соединен с 1-входом третьего 1К-триг- гера и первым входом элемента И, пр мой выход третьего 1К-триггера соединен с вторым входом элемента И,
    выход которого соединен с выходной шиной и К-входом второго 1К-триггера, инверсный выход первого 1К-триггера соединен с К-входом третьего 1К-триг- гера.
    фиг. 2
SU864170287A 1986-12-30 1986-12-30 Синхронный делитель частоты SU1406787A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864170287A SU1406787A1 (ru) 1986-12-30 1986-12-30 Синхронный делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864170287A SU1406787A1 (ru) 1986-12-30 1986-12-30 Синхронный делитель частоты

Publications (1)

Publication Number Publication Date
SU1406787A1 true SU1406787A1 (ru) 1988-06-30

Family

ID=21276287

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864170287A SU1406787A1 (ru) 1986-12-30 1986-12-30 Синхронный делитель частоты

Country Status (1)

Country Link
SU (1) SU1406787A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Будинский Я. Логические цепи в цифровой технике: Перев, с чешек. К.Юнга/ Под ред. Б .А.Калабекова, М.: Св зь, 1977, с.245, табл.б.Зв. Авторское свидетельство СССР № I150759, кл. Н 03 К 23/40, 10.10.83. *

Similar Documents

Publication Publication Date Title
SU1406787A1 (ru) Синхронный делитель частоты
SU1378055A1 (ru) Синхронный делитель частоты на 9
SU1431068A1 (ru) Синхронный делитель частоты на 12
SU1374425A1 (ru) Синхронный делитель частоты
SU1396275A1 (ru) Синхронный делитель частоты
SU1676097A1 (ru) Синхронный делитель частоты
SU1385291A1 (ru) Синхронный делитель частоты
SU1522398A1 (ru) Делитель частоты на 11
SU1285593A1 (ru) Синхронный делитель частоты на 17
SU1226660A1 (ru) Делитель частоты на 19
SU1267613A1 (ru) Синхронный делитель частоты на 21
SU1396273A1 (ru) Синхронный делитель частоты
SU1170608A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1298902A1 (ru) Синхронный делитель частоты на двенадцать
SU869060A1 (ru) Делитель частоты импульсов
SU1221747A1 (ru) Синхронный делитель частоты на 12
SU1676096A1 (ru) Делитель частоты
SU1338061A1 (ru) Синхронный делитель частоты на 10
SU1368983A1 (ru) Синхронный делитель частоты на 14
SU1429317A1 (ru) Синхронный делитель частоты
SU1172004A1 (ru) Управл емый делитель частоты
SU1213540A1 (ru) Делитель частоты с нечетным коэффициентом делени
SU1396274A1 (ru) Синхронный делитель частоты
SU1444938A1 (ru) Синхронный делитель частоты на 9 на JK-триггерах
SU1403364A1 (ru) Делитель частоты на 10