SU1226660A1 - Делитель частоты на 19 - Google Patents
Делитель частоты на 19 Download PDFInfo
- Publication number
- SU1226660A1 SU1226660A1 SU843798961A SU3798961A SU1226660A1 SU 1226660 A1 SU1226660 A1 SU 1226660A1 SU 843798961 A SU843798961 A SU 843798961A SU 3798961 A SU3798961 A SU 3798961A SU 1226660 A1 SU1226660 A1 SU 1226660A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- flip
- inputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к цифро- .,вой электронной технике. Может быть использовано при создании хронизато- ров,цифровых синтезаторов частоты и т.п. Цель изобретени - повышение надежности делител - достигаетс введением синхронного режима работы, а также уменьшением числа элементов и св зей. Делитель содержит 1К-триг- геры 1-5, логический элемент (ЛЭ) И-НЕ 6, ЛЭ И 7, шины: входную тактовую 8, сброса 9, выходные 10 и И. 1 табл. 2 ил. фиг. 1
Description
1
Изобретение относитс к цифро- юй технике и может быть использо- ано при создании хронизаторов, (ифровых синтезаторов частоты и т.п.
Цель изобретени - повьшение на дежности работы устройства за счет введени синхронного режима работы, а также уменьшени числа элементов и св зей, что одновременно приводит к упрощению устройства.
На фиг. 1 приведена функциональна схема делител частоты на 19; на фиг. 2 - временные диаграммы его работы.
Делитель частоты на 19 содержит 1К-триггеры 1 - 5, элемент И-НЕ 6 и элемент И 7, а также входную так товую шину 8, шину 9 сброса, и выходные шины 10 и 11. Счетные входы С всех 1К-триггеров соединены с тактовой шиной 8, R-входы всех ХК-три геров соединены с шиной 9 сброса устройства, выходы п того 1К-тригге ра образуют выходные шины 10 и 11 устройства. При этом пр мой выход первого 1К-триггера соединен с К-входом третьего IK-триггер а. пр мой вькод которого соединен с первыми входами элементов И-НЕ 6 и И7, выходы которых соединены соответственно с К- входом четвертого IK-триггера и с I- и К-входами п того 1К-триггера, инверсный выход которого соединен с вторым входом элемента 6, пр мой выход второго 1К-триггера 2 соединен с 1-входом третьего 1К-триггера 3, инверсный выход которого соединен с 1-входом четвертого 1К-триггера 4, пр мой выход которого соединен с вторым входом элемента И 7, а инверсный выход соединен с 1-входом первого 1К-тригге- ра 1 и с I- и К-входами второго 1К-триггера 2, инверсный выход второго 1К-триггера 2 соединен с К-вхо дом первого 1К-триггера 1.
На фиг. 2 обозначено: а - входны тактовые импульсы на тактовой шине 8, & - сигнал Q, на пр мом выходе Q, первого 1К-триггера 1, - сигнал Qj на пр мом выходе Q второг 1К-триггера 2, г - сигнал Qj на пр мом выходе 0 третьего IK-триг- гера 3, 5 сигнал Q на пр мом выходе Q4 четвертого 1К-триггера 4; е - сигнал Q на пр мом выходе Q п того 1К-триггера 5.
При указанной схеме соединени элементов логические уравнени дл
2266602
I- и К-входов всех 1К-триггеров преддшгаемого делител частоты на 19 следующие:
I,Q,; I,Q4; I, I q
Q,Q4;
3
K, ,; K,Q, ; K,Q,vQ
Q,Q.r; .
По сигналу Сброс, поступающему в виде импульса по шине 9 сброса, все 1К-триггеры 1-5 устанавливаютс в нулевое положение. При этом состо ни выходов равны (фиг. 2 при ) Q,0, Q., , , .
Ha основании логических уравнений ,цл I- и К-входов .1К-триггеров устройства состо ни входов следуютщие: ., . i; I,
,1; ,
25
Kj Q 1; K,
, .
IK-трйггеры переключаютс в противоположное состо ние по отрица
тельному перепаду сигнала на счетном входе С (фиг.1 и 2).
По первому тактовому импульсу, по вившемус на тактовой шине 8 после окончани действи импульса
Сброс на шине 9 сброса первый, второй и четвертый 1К-триггеры 1,2 и 4 переключатс в противоположное , единичное, состо ние (так как у них и , где j l,2,4), а третий и п тый 1К-триггеры 3 и 5 не измен ют своего состо ни (так как у них I: О и , где ). После переключени триггеров под действием первого тактового импульса
состо ни выходов равны (фиг.2 при
)
Q,1, . этом измен тс и состо ни входов:
1,0; IjrO; К,0; К,1; . .
В результате этого по следующему , второму, тактовому импульсу устройство переходит во второе состо ние (фиг. 2 при ), которое характеризуетс следующими значе ни ми выходов и входов 1К-триггеров 1-5:
312266604
В,третьем такте (фиг. 2 при ) Рассматрива .и далее таким же состо ни выходов и входов равны образом работу устройства, получим
все состо ни выходов и входов каждого 1К-триггера 1-5 при всех i.
Q,-l; Q,0; Q,.0; I,.l; I2 l; I,0; K,l; K,l;
5 которые сведены в таблице.
По 19-му тактовому импульсу устройство возвращаетс в исходное нулевое состо ние, и затем начнетс новый цикл работы, который пов- тор етс через каждые 19 тактовых импульсов на тактовой шине 8.
5 которые сведены в таблице.
Использование предлагаемого делител частоты на 19 по сравнению с 5S известным позволит уменыпить количество элементов и цепей, что. приведет к упрощению устройства, за ;счет снижени веро тности возникно5
вени сбоев и повьшению надежности .
изобретени
Делитель частоты на 19, содержа- щий первый, второй, третий, четвертый и п тый 1К-триггеры, выходы п того из которых соединены с выходами делител , тактовые входы первого и п того 1К-триггеров соединены с тактовой шиной делител , тактовые входы второго и третьего триггеров соединены между собой, отличающийс тем, что, с целью повьшени надежности в работе путем обеспечени синхронного режима запуска при одновременном его jRipo- щении, в него введены элемент И-НЕ и элемент НЕ, R-входы всех триггеров соединетл с шиной сброса делител , тактовый вход второго IK- триггера соединен с тактовой шиной делител , первый и второй входы
10 / 2 J « 5 6 7 в 9 10 И fZ 13 itt 15 16 17 1$
б
$
г д
Фиг. г
Составитель С. Клевцов Редактор А. Сабо Техред В.Кадар Корректор М. Самборска
Заказ 2147/59 Тираж 816Подписное
ВНИИПИ Государственного ко.митета СССР
по делам иэобретений и открытий 113035, Москва, Ж-35, Раушска , наб., д. 4/5
Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4
266606
элемента И соединены соответствен но с пр мыми выходами третьего и четвертого 1К-триггеров, выход - с 1-входом п того 1К-триггера,
5 1пр мой выход первого 1К-триггера соединен с К -входом третьего IK- триггера, пр мой выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с
10 К -входом четвертого 1К-триггера, инверсный выход которого соединен с 1 входом первого 1К-триггера и с I и К входами второго 1К-триггера, пр мой выход которого соединен с
15 I входом третьего 1К-триггера, инверсный выход которого соединен с I входом четвертого 1К-триггера, при этом выход элемента И соединен с К-входом п того 1К-триггера, ин20 версный выход которого соединен с вторым входом элемента И-НЕ, а инверсный выход второго 1К-триггера соединен с К входом первого 1К-триг- гера
Claims (1)
- Формула изобретенияДелитель частоты на 19, содержа-* щий первый, второй, третий, четвертый и пятый IK-триггеры, выходы пятого из которых соединены с выходами делителя, тактовые входы первого и пятого IK-триггеров соединены с тактовой шиной делителя, тактовые входы второго и третьего триггеров соединены между собой, отличающийся тем, что, с целью повышения надежности в работе путем обеспечения синхронного режима запуска при одновременном его упрощении , в него введены элемент И-НЕ и элемент НЕ, R-входы всех триггеров соединены с шиной сброса делителя, тактовый вход второго IKтриггера соединен с тактовой шиной делителя, первый и второй входы1226660 6 элемента И соединены соответствен но с прямыми выходами третьего и 1 четвертого IK-триггеров, выход с 1-входом пятого ΙΚ-триггера, 5 [прямой выход первого 1К-триггера соединен с К -входом третьего ΙΚтриггера, прямой выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с 10 К -входом четвертого 1К-триггера, инверсный выход которого соединен с I входом первого ΙΚ-триггера и с I и К входами второго ТК-триггера, прямой выход которого соединен с 15 I входом третьего ΙΚ-триггера, инверсный выход которого соединен с I входом четвертого 1К-триггера, при этом выход элемента И соединен с К-входом пятого ΙΚ-триггера, ин20 версный выход которого соединен с вторым входом элемента И-НЕ, а инверсный выход второго ΙΚ-триггера соединен с К входом первого 1К-трйг· гера.Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843798961A SU1226660A1 (ru) | 1984-10-11 | 1984-10-11 | Делитель частоты на 19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843798961A SU1226660A1 (ru) | 1984-10-11 | 1984-10-11 | Делитель частоты на 19 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1226660A1 true SU1226660A1 (ru) | 1986-04-23 |
Family
ID=21141612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843798961A SU1226660A1 (ru) | 1984-10-11 | 1984-10-11 | Делитель частоты на 19 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1226660A1 (ru) |
-
1984
- 1984-10-11 SU SU843798961A patent/SU1226660A1/ru active
Non-Patent Citations (1)
Title |
---|
Будинский Я. Логические цепи в цифровой технике./Под ред. Б.А.Калабекова.М.: Св зь, 1977. Лейнов М.Л. и др. Цифровые делители частоты иа логических элементах. М.: Энерги , 1975, с. 77, табл. 3-5. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1226660A1 (ru) | Делитель частоты на 19 | |
SU1225009A1 (ru) | Синхронный делитель частоты на 10 | |
SU1267613A1 (ru) | Синхронный делитель частоты на 21 | |
SU1285593A1 (ru) | Синхронный делитель частоты на 17 | |
SU1354415A1 (ru) | Синхронный делитель частоты | |
US3546597A (en) | Frequency divider circuit | |
SU1378055A1 (ru) | Синхронный делитель частоты на 9 | |
SU1338061A1 (ru) | Синхронный делитель частоты на 10 | |
SU1221747A1 (ru) | Синхронный делитель частоты на 12 | |
SU1298903A1 (ru) | Синхронный делитель частоты по модулю 2 @ -1 | |
SU1431068A1 (ru) | Синхронный делитель частоты на 12 | |
SU1338065A1 (ru) | Делитель частоты следовани импульсов | |
SU1243130A1 (ru) | Синхронный делитель частоты на 14 | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1406785A1 (ru) | Синхронный делитель частоты | |
SU1396275A1 (ru) | Синхронный делитель частоты | |
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1385291A1 (ru) | Синхронный делитель частоты | |
SU1148118A1 (ru) | Синхронный делитель частоты на 9 на @ -триггерах | |
SU984057A1 (ru) | Делитель частоты импульсов | |
SU1307584A1 (ru) | Синхронный делитель частоты на 9 на @ -триггерах | |
SU1374425A1 (ru) | Синхронный делитель частоты | |
SU1403364A1 (ru) | Делитель частоты на 10 | |
SU1676097A1 (ru) | Синхронный делитель частоты | |
SU1368983A1 (ru) | Синхронный делитель частоты на 14 |