SU1338061A1

SU1338061A1 - Синхронный делитель частоты на 10

Info

Publication number: SU1338061A1
Application number: SU853967729A
Authority: SU
Inventors: Владимир Иванович Мяснов
Original assignee: В.И.М снов
Priority date: 1985-10-22
Filing date: 1985-10-22
Publication date: 1987-09-15

Abstract

Изобретение относитс к импульсной технике и может быть использовано в синтезаторах частот. Целью изоб9ретени вл етс повышение быстродействи синхронного делител частоты. достижени поставленной цели в него дополнительно введена шина 9 логической единицы. Предложенный делитель частоты на 10 выполнен на четырех 1К-триггерах 1-4 и одном логическом элементе И 5, имеет входную шину 6, шину 7 сброса и выходную и1И- ну (или шину переноса) 8. С шиной 9 соединены I- и К-входы триггера 1. Работа синхронного делител .ы на 10 по сн етс временно диаграммой , приведенной в описании изобретени , где также указываютс логические уравнени дл I- и К-входов всех IK-триггеров. 2 ил. t сл 8 00 оо 00 о 05 Фиг.

Description

Изобретение относитс к импульсной технике и может быть использовано в синтезаторах частот.

Цель изобретени - повышение быстродействи .

На фиг,1 приведена электрическа функциональна схема устройства; на фиг.2 - временные диаграммы, по сн ющие его работу.

Синхронный делитель частоты на 10 содержит первыГ., второй, третий и четвертый 1К-триггеры 1-4 и элемент И 5; С- и R-входы всех 1К-триггеров соединены соответственно с входной шиной бис шиной 7 сброса; выход элемента И 5 соединен с выходной шиной 8 (шина переноса), первый вход - с пр мым выходом первого 1К-тригге- ра 1, I- и К-входы которого соединены с шиной 9 логической едини1ц,1, инверсный выход - с 1-входом второго 1К-триггера 2, пр мой выход которого соединен с I- и К-входами третьего 1К-триггера 3, инверсный выход - с вторым входом элемента И 5 и с 1-входом четвертого 1К-триггера А; инверсный выход третьего 1К-триггера 3 соединен с 1-входом четвертого IK- триггера 4, пр мой выход которого соединен с К-входом второго IK- триггера.

Логические уравнени дл I- и К- входов 1К-триггеров и сигнал переноса на шину 8 будут иметь вид: 1. 1„ Q,,; 1, Q

2 4 3

П Q,Q,,

где означает, что данные входы соединены с шиной 9 логической един цы.

Устройство работает следующим образом .

. 1, Q,,; 1, QJ; 1, Q,: К к; Q,; К, Q,

К4 Q7.

Синхронный делитель частоты на 10,, содержащий элемент И, выход ко рого соединен с выходной шиной, и вый, второй, третий и четвертый IK триггеры, R- и С-входы которых соед

По сигналу Сброс, поступающему в виду импульса по шине 7 перед началом 45 соответственно с шиной сброса работь;, устройство устанавливаетс и с входной шиной, инверсный выход

в исходное нулевое состо ние - все 1К-триггеры 1-4 устанавливаютс в состо ние логического нул , и состо ни

первого IK-триггера соединен с 1-вх дом второго 1К-триггера, К-вход ко торого соединен с пр мым выходом четвертого 1К-триггера, 1-вход кот рого соединен с инверсным выходом третьего 1К-триггера, отличаю щийс тем, что, с целью повыш ни быстродействи в него введена шина логической едини1Цз1, котора соединена с Т- и К-входами первого 1К-триггера, пр мой выход которого соединен с перным входом элемента И второй вход которого соединен с инвыходов устройства будут нулевыми (фиг.2 при ):

Q 0; Qj 0; Q, 0; Q 0;

П Q,q,, 0.

При этом в соответствии с логичкими уравнени ми дл I-, К-входов 1К-триггеров 1-4 состо ни входов будут следующими:

1,1; 1, Q . 1; 1, Qj 0; I,

Qi 1;

10

15

u

- 40

3380612

К, 1; Kj Q О ; К Q 0; К ,

Qz 1.

Поскольку по очередному импульсу на шине b (фиг. 2в) 1К-триггер при измен ет своего состо ни , при I 1 и К I переключаетс в противоположное состо ние, при I 1 и К О - в состо ние логической единицы, а при I О и К 1 - в состо ние логического нул , то по первому импульсу на шине 6 1К-триг- геры 1, 2 и 4 переключатс в состо ние логической единицы, а IK-триггер 3 не изменит своего нулевого состо ни . Состо ни выходов станут равны (фиг.2 при )

Q, I; Q, 1; Q3 0; 1; п 0.

Измен тс и состо ни входов кроме 1К-триггера 1):

1, I; Ij 0; lj 1; 1, 1; К, I ; К,, 1 ; Кз 1 ; К 0.

С приходом каждого последующего импульса на шину 6 состо ни 1К-триг- 25 геров 1-4 измен ютс в соответствии с приведенным выше алгоритмом.

При происходит совпадение сигналов Q I и Q,| I, в

30

35

:,, , результате чего на выходе элемента 5 по витс сигнал П Q,QT 1, значение которого удерживаетс в течение только одного такта, то есть длительность tпИмпyль- са переноса будет равна длительности t периода следовани импульсов на шине 6. Далее работа устройства повтор етс ,

Claims

Формула изобретени

Синхронный делитель частоты на 10,, содержащий элемент И, выход которого соединен с выходной шиной, и первый , второй, третий и четвертый IK- триггеры, R- и С-входы которых соедив м 45 соответственно с шиной сброса и с входной шиной, инверсный выход

0

5

первого IK-триггера соединен с 1-входом второго 1К-триггера, К-вход которого соединен с пр мым выходом четвертого 1К-триггера, 1-вход которого соединен с инверсным выходом третьего 1К-триггера, отличающийс тем, что, с целью повышени быстродействи в него введена шина логической едини1Цз1, котора соединена с Т- и К-входами первого 1К-триггера, пр мой выход которого соединен с перным входом элемента И, второй вход которого соединен с инверсным выходом второго 1К-триг ера, пр мой выход которого подключен к

Редактор А.Маковска

Составитель А.Соколов

Техред И.Попович Корректор А.Т ско

Заказ 4145/56Тираж 901Подписное

ВИНИЛИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

I- и К-входам третьего 1К-триггера , и с К-входом четвертого 1К-триггера,

7 23US6789

(иг.2