SU1381503A1 - Микропрограммное устройство управлени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах и системах. Целью изобретени   вл етс  сокращение оборудовани  за счет сокращени  разр дности адресной части микрокоманд. Устройство содержит п+1 блоков I формировани  адреса п+1 блоков 2 пам ти микрокоманд, коммутатор 3, регистр 4 микрокоманд, блок 5 проверки условий, блок 6 формировани  адреса зоны. Указанна  совокупность признаков позвол ет достигнуть цели изобретени . 1 з.п.ф-лы, 6 ил. в Q (Л

Description

00

00 :л

00

фие1

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах и системах.

Целью изобретени   вл етс  сокращение количества используемого оборудовани  за счет сокращени  разр дности адресной части микрокоманд.

На фиг.1 приведена структурна  схема микропрограммного устройства управлени ; на фиг.2 - функциональна  схема, блока формировани  адреса зоны; на фиг.З - схема блока формировани  адреса; на фиг.4 .- схема бло ка проверки условий: на фиг.5 и 6 - пример граф-схемы микропрограммы и принцип ее размещени  в блоках пам ти устройства дл  случа  .

Микропрограммное устройство управлени  (фиг,1) содержит п+1 блоков ivti формировани  адреса п+1 блоков 2, - 2 пам ти микрокоманд, коммутатор 3, регистр 4 микрокоманд, блок 5 проверки условий и блок 6 формировани  адреса зоны, выход 7 кодов микроопераций и группу 8 входов логических условий устройства.

Блок 6 формировани  адреса зоны (фиг.2) содержит п+2 коммутаторов 9 1 - 9 10 и регистр 11.

Блок формировани  адреса (фиг.З) содержит комбинационный сумматор 12, коммутатор 13, регистр 14, вход 15 переноса сумматора 12, на который заведен сигнал логической единицы. Блок 5 проверки условий (фиг.4) содержит выход 16, п дещифраторов , п групп 18,-18г, элементов И и п элементов ИЛИ 19,- 19, шифратор 20 и элемент ИЛИ-НЕ 21.

Работу устройства рассмотрим дл  случа  при выполнении микропрограммы , граф-схема которой изображена на фиг.З. Размещение рассматриваемой микропрограм 1ы в блоках пам ти микрокоманд устройства показано на фиг.6. Адреса  чеек пам ти, в которых размещены микрокоманды (фиг.З и 6) изображены в виде старших и младших разр дов. Старшие разр ды образуют адрес зоны дл  всех блоков 2 пам ти и обозначены через 3.1(1 li3),a младшие разр ды обозначены через Agf А , В.. и Cj соответственно дл  первого, второго и третьего блоков , пам ти микрокоманд. Предполагаетс ,

0

5

5

5

0

0

что отличие значений 3.1 от 3., AM от А,, В от В,,и С, от С, (О m i 2) составл ет единицу. Через обозначены коды микроопераций , а через cf. т d - коды логических условий соответствующих микрокоманд . При размещении микрокоманд в блоках пам ти предлагаемого устройства предполагаетс , что зоны этих блоков состо т из четырех  чеек и что предыдуща  размещенна  микропрограмма зан ла по три  чейки пам ти в каждом блоке 2-2. пам ти.

Адрес следующей микрокоманды может быть получен двум  способами. При формировании адреса первым способом необходимо, чтобы следующа  микрокоманда находилась в той же зоне , что и предыдуща . Поэтому адрес зоны не измен етс , при зтом код в поле изменени  адреса зоны должен быть нулевым. Адрес внутри зоны следующей микрокоманды может быть при этом получен либо путем увеличени  на единицу адреса внутри зоны предыдущей микрокоманды, если эта следующа  микрокоманда размещаетс  в том же блоке пам ти, что и предыдуща , либо непосредственно путем указани  в соответствующем поле кода адреса предыдущей микрокоманды, если следующа  микрокоманда размещаетс  в другом блоке пам ти. При формировании адреса вторым способом следующа  микрокоманда может находитьс  в любой другой зоне по отношению к предыдущей. В этом случае адрес соответствующей зоны указьтаетс  в определенных адресных пол х предыдущей микрокоманды, а в поле изменени  адреса зоны устанавливаетс  единичный код. Адрес внутри зоны формируетс  так же, как и при первом спос собе. Необходимо отметить, что при формировании адреса вторым способом предыдуща  микрокоманда не должна содержать проверки логических условий. Устройство работает следующим образом .

Пусть в исходном состо нии разр ды пол  микроопераций обнул ютс , а разр ды пол  логических условий устанавливаютс  в единичное состо ние, в

е регистр, первого блока 1 формирова0

ни  адреса заноситс  адрес А

3

а в

регистр блока формировани  адреса зоны - адрес зоны 3.1 первой микро3

команды вьтолн емой микропрограммы (цепи занесени  начальных адресов и установки в нулевое и единичное состо ни  соответствующих разр дов регистра 4 микрокоманд, а также цепи синхронизации не показаны). Так как на вход первого дешифратора 17 блока 5 проверки условий поступает единичный код, то на его дополнительном выходе устанавливаетс  сигнал 1, который поступает через первый элемент ИЛИ 19 на первый вход шифратора 20. Поскольку зтот вход имеет наивысший приоритет, то на первом выходе 16 блока 5 проверки условий устанавливаетс  сигнал 1,на остальных выходах устанавливаютс  сигналы О. Поэтому коммутатор 3 настраиваетс  на выборку информации с выхода первого блока 2 пам ти,из которого считываетс  микрокоманда по адресу 3.1 А ; коммутатор 10 блока формировани  адреса зоны настраиваетс  на выборку информации с выхода первого коммутатора I9 , на первый вход которого с второго выхода группы выходов кода адреса первого блока 2 пам ти поступает адрес С, а на второй вход с первого выхода группы выходов кода адреса первого блока 2 пам ти - адрес новой зоны 3.2, который и передаетс  на выход коммутатора 9., т.к. на его управл ющий вход с третьего выхода группы выходов кода адреса первого блока 2 пам ти поступает сигнал 1 (на фиг.6 в поле кода управлени  формированием адреса зоны считываемой микрокоманды установлен единичный код); коммутаторы первого, второго и третьего блоков 1-1, формировани  адреса настраиваютс  на выборку информации соответственно с выхода сумматора . первого блока формировани  адреса и с первого и второго выходов группы выходов кода адреса первого блока 2 , пам ти. По синхросигналу, завершающему первый такт работы устройства, в регистр 4 записываютс  код микроопераций Y и нулевые коды первого и второго логических условий (на. фиг.6 обозначены как О), в регистры первого, второго и третьего блоков 3 формировани  адреса - соответственно А.,, 3.2 и GO, так как на вход разрешени  записи регистра блока 6 с второго выхода коммутатора

815034

3 поступает сигнал 1 (на фиг.6 в считьшаемой микрокоманде код изменени  адреса зоны установлен в единич- 1ное состо ние), то в регистр 11 за- письшаетс  новый адрес зоны 3.2.

Одновременно с выполнением мгшро- операций Y из блоков пам ти происходит чтение информации соответIQ ственно по адресам 3.2 А, 3.2 3.2 и 3.2 Ср. Но так как на входы первого и второго дешифраторов 17 и 17 блока 5 проверки условий поступают нулевые коды, то на выходе 16 блока

|г 5 ус Ганавливаетс  сигнал 1, а на остальных выходах 16,-16 сигналы О. Следовательно, коммутатор 3 настраиваетс  на выборку информации с выхода третьего блока 2 пам ти, ком2Q мутатор 10 блока формировани  адреса зоны - с выхода третьего коммутатора 9„, но так как с второго выхода коммутатора 3 на вход разрешени  записи регистра 11 поступает сигнал О (на

25 фиг.6 в считываемой микрокоманде Y, код изменени  адреса зоны установлен в нулевое состо ние), то по синхросигналу в этом регистре информаци  не мен етс . Коммутаторы первого,

2Q второго и третьего блоков I -I формировани  адреса- настраиваютс  на выборку информации соответственно с первого и второго выходов группы выходов кода адреса третьего блока

3

пам ти и сумматора третье

J- . ГО блока формировани  адреса.Итак,

по синхросигналу, завершающему второй такт работы устройства, в регистр 4 записьшаютс  код микроопераций Y и кодыЫ, Ы,-, соответственно

первого и второго логических условий, в регистре 11 блока формировани  адреса зоны остаетс  прежней адрес зоны 3.2, в регистры первого, второго и третьего блоков 1 -1. формировани  адреса записываютс  соответственно адреса А, В и С.

Одновременно с выполнением микроопераций Y. происходит чтение возможных следующих микрокоманд из блоков

пам ти соответственно по адресам 3.2А, 3..2С.В зависимости от выполнени  или не выполнени  условий ы и о( л при выполнении текущей микрокоманды на выходах

блока проверки условий устанавливаютс  следующие сигналы. Если первое логическое условие d выполн етс , то на первом выходе 16 блока проверки условий по вл етс  сигнал 1, а на Остальных выходах 16л 16 , - сигналы О. Поэтому по синхросигналу , завершающему третий такт работы устройства, в регистр 4 записываютс  код микроопераций Y „ и коды

oi , d, соответственно первого и рого логических условии, в регистры

первого, второго и третьего блоков 1|-Ц формировани  адреса записьшают- с  соответственно адреса А , Bj и С а в регистре I1 блока формировани  адреса зоны остаетс  прежний адрес зоны 3.2, так как в считьшаемой микрокоманде код изменени  адреса зоны установлен в нулевое состо ние (фиг.6). Если первое логическое условие ot не вьшолн етс , а выполн етс  второе логическое условие of- „ то на выходе второго элемента ИЛИ 192 навливаетс  сигнал 1. Так как на первом более приоритетном входе шифратора 20 присутствует сигнал О, на втором выходе 6у блока проверки условий устанавливаетс  сигнал 1, а на остальных его выходах 16 и 16 - сигнал О. Поэтому по синхросигналу , завершающему третий такт работы устройства, в регистр 4 за- письшаютс  код микроопераций Y , код ck- первого логического услови  и единичный код второго логического услови  (на фиг.6 представлен как , в регистры первого, второго и третьего блоков 1 Ij формировани  адреса записываютс  соответственно адреса АЛ, В и О, в регистре I1 блока формировани  адреса зоны остаетс  прежний адрес зоны 3.2, так как и в этой считываемой микрокоманде код изменени  адреса зоны установлен в нулевое состо ние. Если же и второе логическое условие о(,| не вьтолн етс , то на выходах первого и второго элементов 19,, 192 проверки условий устанавливаютс  сигналы О. Следовательно , сигнал I устанавливаетс  на выходе 16 а блока проверки условий , на остальных выходах 16,-16 которого уста-навливаютс  сигналы О. По синхросигналу, завершающему третий такт работы устройства, в регистр 4 записьшаютс  коды микроопераций Yg, нулевой код первого логического услови  и единичный код второго логического услови , в регистры первого , второго и третьего блоков 15 формировани  адреса записываютс 

соответственно адреса 3.1, В.и С„ в регистр I1 блока формировани  адреса зоны записьюаетс  новый адрес зоны 3.1, поскольку в считьюаемой

микрокоманде код изменени  адреса зоны установлен в единичное состо ние и в первом адресном поле указан адрес зоны 3.1. В данном случае в

следующем такте работы устройства одновременно с выполнением микроопераций YJ из второго блока 2.2 пам ти считьшаетс  следующа  микрокоманда по адресу 3.1 В.. Далее устройство

работает аналогично.

При нулевом коде управлени  формированием адреса зоны значение адреса новой зоны следующей микрокоманды за- письшаетс  во втором поле адресной

части микрокоманд, первое поле при этом может использоватьс  как младшие разр ды адреса этой следующей микрокоманды (например, на.фиг.5 и 6 п та  микрокоманда). При единичном

коде управлени  формированием адреса зоны значение адреса новой зоны следующей микрокоманды записываетс  в первом поле адресной части микрокоманды , второе поле при этом может

использоватьс  как младшие разр ды адреса этой следующей микрокоманды (например, на фиг.5, 6 нулева ,треть  и восьма  микрокоманды).

35

Claims (2)

1. Микропрограммное устройство управлени , содержащее п+1 (где п - количество одновременно провер емых

в микрокоманде логических условий) блоков формировани  адреса, п+1 блоков пам ти микрокоманд, коммутатор, регистр микрокоманд и блок проверки условий, причем выход кода микроопераций регистра микрокоманд  вл етс  одноименным выходом устройства, группа выходов логических условий регистра микрокоманд соединена с первой группой входов блока проверки условий , втора  группа входов которого  вл етс  группой входов логических условий устройства, выход блока проверки условий соединен с управл ющими входами с первого по ()-й блоков формировани  адреса и коммутатора , выход К-го (1 f К п+О блока формировани  адреса соединен с младшими разр дами адресных входов К-го блока пам ти микрокоманд, i-й ( 1 б )

7I

выход группы выходов кода адреса которого соединен с К-м информационным входом (i+I)-ro блока формировани  адреса (дл  всех значений ) и с (К-1)-м информационным входом i-ro блока формировани  адреса (дл  всех значений i i К), первый выход коммута тора соединен с информационным входом регистра микрокоманд, отличающеес  тем, что, с целью сокращени  количества оборудовани  за счет сокращени  разр дности адресной части микрокоманд, устройство содержит блок формировани  адреса зоны , причем выход блока формировани  адреса зоны соединен со старшими разр дами адресных входов с первого по (п+1)-й блоков пам ти микрокоманд, выход кодов микроопераций, логических условий и признаков изменени  адреса зоны К-го блока пам ти микрокоманд соединен с К-м информационным входом коммутатора, второй выход которого соединен с первым управл ющим входом блока формировани  адреса зоны , второй управл ющий вход которого соединен с выходом блока проверки условий , п+1 выходов группы выходов коза 15038

да адреса К-го блока пам ти микрокоманд соединены соответственно с (п-|-1)-ми входами К-й группы информационных входов блока формировани  адреса зоны.

2. Устройство по П.1, отличающеес  тем, что блок формировани  адреса зоны содержит коммутаторов и регистр, причем выход К-го (1 i К i п-И) коммутатора соединен с К-м информационным входом (п+2)-го коммутатора, выход которого

соединен с информационным входом регистра , выход которого  вл етс  выходом блока, i-  (I 6 i п) группа информационных входов К-го коммутатора соединена соответственио со всеми входами К-й группы информационных входов блока, кроме i-ro и(n+l)- го, управл ющий вход К-го коммутатора соединен с (п+О-м входом К-й группы информационных входов блока,

вход разрешени  записи регистра соединен с первым управл ющим входом блока, второй управл ющий вход которого соединен с управл ющим входом (п+2)-го коммутатора.

gjus.Z

:

Д-.

л

it , J.Lj

QATSJ

:

Д-.

ФигУ

Блок пам ти I t uKpoMHand

Блок пам ти 2 микрокоманд

5лок пам ти 3 микрокоманд