SU1215114A1 - Устройство дл сопр жени эвм с абонентами - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в устройствах управлени  и код1трол  распределенных цифровых систем и ЭВМ. Целью изобретени   вл етс  повьппение быс- тродействи  и расщирение области применени  путем обеспечени  реализации одиночных, групповых и смешанных дисциплин обслуживани  запросов от абонентов. Устройство содержит блок пам ти, микрокоманд, регистр адреса, два регистр микроопераций, регистр запросов, буферный регистр, два блока синхронизации, мультиплексор, два коммутатора, два узла приоритетов , шифратор, блок выбора адреса, два дешифратора, два блока клточей; два триггера, два элемента И, два элемента ИЖ, элемент ИЛИ-НЕ. 4 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах ул- равлени  и контрол  рпспределенных цифровых систем и ЭВМ.

Целью изобретени   вл етс , повышение быстродействи  и расширение области применени  путем обеспечени  реализации одиночных, групповых и смешанных дисциплин обслуживани  запросов , поступающих от абонентов,

В предлагаемом устройстве предусмотрены следующие дисциплины обслуживани  запросов;

а)обслуживание одиночных абонентов j требующих выполнени  линейных последовательностей микрокоманд - безусловных алгоритг-юв проверки одиночных , объ е к тов |

б)обслужи:в анйе одиночных абонентов , требующих изменени  последовательностей микрокоманд - условных алгоритмов проверки одиночных объектов;

в)обслуживание одиночных абонентов , состо щих из р да узлов, обра- ботка за вок от которых осуществл етс  е соответствии с их приоритетами - условньзх алгоритмов выбора пор дка проверки узлов;

г)обслуживание группируемых абонентов , вырабатывающих обобщенный сигнал запроса - алгоритмов одновременной проверки группы абонентов;

д)обслуживание абонентов, требующих выполнени  микропрограммы проверки , состо щей из микропрограмм, последовательность реализации которых зависит от типа абонента.

Дисциплины & и А по сравнению с прототипом позвол ют существенно повысить скорость обслуживани  запросов и расширить область применени  устройства.

Введение новых св зей дл  регистров микроопераций позвол ет хранить и выдавать в течение цикла работы второго блока синхронизации коды микрооперацийо

Введение новых св зей дл  регистра запросов позвол ет обеспечить их хранение и исключение обслзтаенных запросов,

Вэедение новых св зей дл  буферного регистра позвол ет запомнить .наиболее приоритетный запрос.

Введение второго блока синхрони- захщи и его св зей, а также новых

2151142

св зей первого блока сжхронизации позвол ет синхронизировать работу устройства при обслуживании запросов ,

5 Введение второго коммутатора и его св зей обеспечивает подачу адреса в начальных микрокомандах с входа кода операции или nepBoj o входа логических условий устройства в 10 зависимости от состо ни  первого

триггера управлени  (режима работы),.

Введение второго узла приоритета и его св зей позвол ет устанавливать очередность обслуживани  соот15 ветствующих условий (сигналов от разноприоритетных узлов абонентов) в процессе выполнени  микропрограммы обработки соответствующего запроса ,

20 Введение шифратора и его св зей позвол ет формировать начальный адрес микропрограммы обслуживани  . выбранного запроса.

Введение комбинационного блока

25 позвол ет формировать код управлени  мультиплексором адреса в зависш-юс- ти от сигналов логических условий и сигналов соответствующих микроопера -: - ций,

30 Введение первого и второго триггеров управлени S блоков ключей, элементов И и ИЛИ, а также элемента и обусловленных ими св зей обеспечивает управление работой уст ройства в различных режимах функционировани ,

В отличие от прототипа предлагаемое устройство позвол ет организовать обслуживание запросов от оди40 ночных абонентов, состо щих из отдельных разноприоритетных узлов; группируемых абонентов с общим сигналом запроса; одиночных и группируемых абонентов с индивидуальными мак45 ропрограммами обслуживани .

На фиго 1 приведена функциональна  схема микропрограммного устройства управлени  и контрол  распределенными объектами; на фиг.2 и 3 jQ соответственно блок-схемы первого и второго блоков синхронизации и временные диаграммы их работы; на фиг.4- блок-схема блока выбора адреса. Микропрограммное устройство- дл 

JJ контрол  и управлени  распределенными объектами содержит (фиг,1) блок 1 пам ти микрокоманд, регистр 2 адреса , первый 3   второй 4 регистры

3

микроопераций, регистр 5 запросов, буферный регистр 6, первый блок 7 синхронизации, содержащий первый 7,1 - шестой 7.6 выходы, второй блок 8 синхронизации, содержащий соответственно первый 8.1 - п - тый 8.5 выходы, мультиплексор 9, первый 10 и второй 11 коммутаторы , первый 12 и второй 13 узлы приоритета , шифратор 14, блок 15 выбо- ра адреса, второй 16 и первый 17 дешифраторы , первый 18 и второй 19 блоки ключей, первый 20 и второй 21 триггеры, первый 22 и второй 23 элементы И, первый 24 и второй 25 эле- менты ИЛИ и элемент ШШ-НЕ 26. Кроме того, на фиг.1 показаны вход 27 запросов устройства, вход 28 кодов операций устройства, вход 29 пуска и вход 30 останова уст 1ойства, первый вход 31 логических условий, содержа- 1ЦИЙ первую 31.1, вторую 31.2 и третью 31.3 группы входов, второй вход . 32 логических условий устройства, выходы 33 микроопераций устройства, включа  выход 33.1 микрооперации управлени  ветвлением, выход 33.2 микрооперации Конец режима и выход 33.3 микрооперации установки в исходное состо ние буферного регист- ра 6 и второго триггера 21, синхро- выходы 34 устройства, образованные первьтми трем  выходами 7.1 - 7.3 первого блока 7 синхронизации, выход 35 констант устройства и выход 36 расширени  констант устройства, информационные входы 37 первого регистра 3 микроопераций, информационные входы 38 второго регистра 4 микроопераций , треть  39, перва  40 и втора  41 группы выходов логических условий управл юща  и адресна  первого регисра 3 микроопераций, управл юща  42 и адресна  43 группы выходов второго регистра 4 микроопераций.

Первый блок 7 синхронизации (фиг.2) содержит генератор 44, триггер 45 и элемент И 46, выход которого подключен к нулевому входу триггера 45. Единичный выход триггера 45 подключен к входу генератора 44, вы- ходы которого образуют выходы 7.1- 7.6 первого блока 7 синхронизации, причем шестой выход 7.6 генератора 44 соединен с первым входом элемента И 46, второй вход которого соединен с втор№1 управл ющим входом 30 блока 7. Первый управл ющий вход 29 первого блока 7 синхронизации сое

ю )5 20 5 ,

0 5

5

144 ,

динен с единичным входом триггера

45.

Второй блок 8 синхронизации (фиг.З) содержит генератор 47, триггер 48 и элемент И 49, выход которого соединен с нулевым входом триггера 48. Единичный выход триггера 48 соединен с входом генератора 47. Первый 8.1, второй 8.2, третий 8.3, четвертый 8.4 и п тый 8.5 выходы генератора 47 образуют соответствующие выходы второго блока 8 синхронизации . Выход генератора 47 соединен с первым входом элемента И 49, второй вход которого соединен с первым управл ющим входом 33.2 блока 8. Второй управл ющий вход второго блока В синхронизации соединен с единичным входом триггера 48.

Блок 15 выбора адреса (фиг.4) содержит дешифратор 50 и шифратор 51, выход которого образует выход блока 15. Вторые входы 39 блока 15 соединены с первыми входами дешифратора 50, выходца которого  вл ютс  входами шифратора 51. Первые входы 32 комбинационного блока соединены с вторыми входами дешифратора 50.

Блок 1 пам ти микрокоманд предназначен дл  запоминани  адресов очередных микрокоманд, микроопераций и констант, используемых при выполнении соответствующих микрокоманд . Каждой микрокоманде в блоке 1 пам ти микрокоманд соответствует пара смежных  чеек (адресов). В  чейке с четным адресом располагаютс  только микрооперации операционной части микрокоманды, запоминаемые во втором регистре 4 микроопераций. В  чейке с нечетным адресом располагаютс  микрооперации операционной части микрокоманды, запоминаеьсые в первом регистре 3 микроопераций, четные адреса очередных микрокоманд и соответствующие микрокомандам константы . При этом константы одинарной разр дности располасаю.тс  в зоне блока 1 пам ти микрокоманд, соответствующей выходу 35 устройства, а константы удвоенной разр дности располагаютс  в зонах 1 пам ти микрокоманд , соответствующих выходам . 35 и 36 устройства. В микрокомандах, не использующих пол  констант блока 1 пам ти или использующих константы одинарной разр дности, адрес очередной микрокоманды записываетс  в зоне блока 1 пам ти, соответствующей вы

ходу 36 устройства (третьему информационному входу мультиплексора 9 и первому информационному входу первого коммутатора 10). В микрокомандах, содержащих константы удвоенной раз- р дности, одна из частей константы  вл етс  адресом очередной микрокоманды , поступающим на второй либо третий информационный вход мультиплексора 9. Выбор соответствующей части константы в качестве адреса определ етс  при распределении массива пам ти блока 1 между соответствующими микрокомандами и вли ет на выбор соответствующего кода управлени  мультиплексором 9, соответствующего вьпсоду 39 первого регистра 3 -микроопераций . Нечетные адреса дл  каждой пары  чеек каждой микрокоманды формируютс  при выработке единичного сигнала на выходе второго элемента ИЛИ 25.

Регистр 2 адреса предназначен дл  хранени  а;;реса микрокоманды в те- чение выборки старшей (четный адрес) и младшей (нечетный адрес) части микрокоманды. Так как регистр 2 адреса хранит только четные адреса блока 1 пам ти микрокоманд, то в нем отсутству1ёт; самый младший разр д адреса. Запись адреса микрокоманды в регистр 2 адреса осзществл етс  по заднему фронту сигналов с выхода второго злемента И 23 (запись начального адреса микропрограммы) либо с четвертого выхода 8.4 второго блока 8 синхронизации (запись адреса очередной микрокоманды в процессе исполнени  микропрограммы).

Регистры 3 и 4 микроопераций предназначены дл  хранени  в течение цикла работы второго блока 8 синхронизации микроопераций соответствующих микрокоманд. Запись микроопераци очередных микрокоманд во второй регистр 4 микроопераций производитс  по заднему фронту сигнала с первого выхода 8.1, а в первый регистр 3 микроопераций - по заднему фронту сигнала с третьего выхода 8.3 второг блока 8 синхронизации.

Регистр 5 запросов предназначен дл  запоминани  за вок, требующих обслуживани  их устройством путем выполнени  соответствующей последо- вательности микрокоманд (соответствующей микропрограммы). Установка в единичное состо ние соответствую-

o

5

0

j

0

щих разр дов регистра 5 запросов осуществл етс  сигналами с входа 27 запросов устройства, вырабатываемыми в моменты времени, соответствующие наличию сигнала на выходе 7.2 первого блока 7 синхронизации (соответствующем синхровыходе 34 устройства ) . Исключение запроса из регистра 5 запросов осуществл етс  сигналом с соответствующего выхода первого блока 18 ключей в начале выполнени  микропрограммы обработки данного запроса в момент выработки синхросигнала на шестом выходе 7,6 первым блоком 7 синхронизации.

Буферный регистр 6 предназначен дл  запоминани  самого старшего по приоритету из имеющихс  запросов в регистре 5, Установка в единичное состо ние соответствующего разр да буферного регистра 6 осуществл етс  до включени  второго триггера 21 перед началом выполнени  соответствующей ему микропрограммы сигна- i лом с одного из выходов второго блока 19 ключей в момент выработки сиг-, нала на четвертом выходе 7,4 первого блока 7 синхронизации. Обнуление буферного регистра 6 осуществл етс  в конце выполнени  микропрограммы совместно с обнулением второго триггера 21 в момент выработки синхросигнала на четвертом выходе 8.4 второго блока 8 синхронизации. Обнуление буферного регистра 6 допускаетс  сразу же после записи в регистр 2 адреса начального адреса микропрограммы. Однако обнуление одновременно всех разр дов буферного регистра 6 (обнуление установленного в единичное состо ние разр да и подтверждение нулевого состо ни  всех остальных разр дов ) в конце выполнени  микропрограммы увеличивает помехозащищенность устройства, так как исключает вли ние сбоев буферного регистра 6 в процессе выполнени  очередной микропрограммы .

Первый блок 7 синхронизации предназначен дл  выработки серий синхросигналов (временна  диаграмма на фиг.2) как в режиме ожидани  работы устройства по обслуживанию соответствующих запросов, так и во врем  обработки устройством этих запросов. Запуск блока 7 синхронизации осуществл етс  по сигналу Пуск, поступающему на вход 29 устройства, а о : тан.ов

блока 7 синхронизации осуществл етс  после выработки сигнала на его последнем шестом выходе 7.6 при подаче сигнала на вход 30 устройства (фиг.1 и 2).

Второй блок 8 синхронизации предназначен дл  выработки серий синхросигналов (временна  диаграмма на фиг.2) в режиме работы устройства по обслуживанию запросов (выполнени  микропрограммы обслуживани  соответствующего запроса). Запуск блока 8 синхронизации осуществл етс  по синхросигналу на п том выходе 7.5 первого блока 7 синхронизации после включени  первого триггера 20 управлени  восприн тым на обработку запросом в буферном регистре 6. Останов второго блока 8 синхронизации осуществл етс  после выработки сигнала на его последнем выходе (фиг.2) в момент выработки микрооперации Конец режима

в последней микрокоманде микропрограм-, устройства

мы на выходе 33.2 устройства.

Мультиплексор 9 осуществл ет подачу на информационный вход регистра 2 адреса начального адреса микропрограммы или требуемого текущего адреса очередной микрокоманды с одного из. четырех информационных входов мультиплексора 9 в соответствии с кодом управлени , поступающего на управл ющий вход мультиплексора 9 с выхода блока 15 выбора адреса. Начальный адрес микропрограммы с выхода шифратора 14 через второй коммутатор 11 подаетс  на четвертый информационный вход Мультиплексора 9. При

30

35

При этом возможно наличие или отсутствие модификации адреса очередной микрокоманды. При отсутствии модификации адреса очередной микрокоманды (микроопераци  управлени  ветвлением на выходе 33.1 устройства отсутствует) младша  часть адреса на третий информационный вход мультиплексора 9 через первый коммутатор 10 поступает без изменени . При наличии модификации адреса (на выходе 33.1 устройства выработана микроопераци  управлени  ветвлением ) младша  часть адреса очередной микрокоманды поступает на соответобработке запросов заданной последова- ствующие разр ды третьего информаци- тельностью микропрограмм (выполнение микропрограммы или программы) начальный адрес первой микропрограммы макропрограммы (программы) подаетс  на четвертый информационный вход мульти- плексора через второй коммутатор 11 с выхода шифратора 14, а начальные адреса всех последующих микропрограмм макропрограммы (программы) поступают на четвертый информационный вход мультиплексора 9 через второй коммутатор 11 с входа 28 кода операции устройства и с третьей группы входов 31.3 первых входов 31 логи- .ческих условий устройства. При этом второй коммутатор 11 настроен на пропуск кода с выхода шифратора 14 толь- |ко в начале обслуживани  запроса

50

55

онного входа мультиплексора 9 через первый коммутатор 10 с выхода второго узла 13 приоритета.. .

Адре са очередных микрокоманд микропрограммы поступают с выхода зоны блока 1 пам ти микропрограммы, соответствующей выходу 35 устройства, на второй информационный вход мультиплексора, оль ко при выработке в микрокоманде констант удвоенной разр дности, когда код части константы на выходе 36 . устройства соответствует адресу бло-- ка 1 пам ти, зан тому дп  хранени  какой-либо другой микрокоманды.

Если адрес очередно микрокоманды в процессе выполнени  микропрограммы задаетс  внешним устройством, TQ он подаетс  на первый информапион

10

2151148

перед выполнением первой (или единственной ) микропрограммы при единичном состо нии первого триггера 20.

Адреса очередных микрокоманд микропрограмм поступают с выхода зоны блока 1 пам ти микрокоманд, соответствующей выходу 36 устройства, на третий информационный вход мультиплексора 9, в следующих случа х: в микрокоманде не используютс  пол  констант и адрес очередной микрокоманды не задаетс  на первой группе входов 31.1 первого входа 31 логи- . ческих условий устройства; в микрокоманде вырабатываетс  константа только одинарной разр дности (вьща- етс  по выходу 35 устройства)j в микрокоманде вырабатываетс  константа удвоенной разр дности (вьщаетс  одновременно по выходам 35 и 36 устройства), причем ад рес очередной микрокоманды совпадает с частью

J5

20

константы, выдаваемой на выход 36

устройства

При этом возможно наличие или отсутствие модификации адреса очередной микрокоманды. При отсутствии модификации адреса очередной микрокоманды (микроопераци  управлени  ветвлением на выходе 33.1 устройства отсутствует) младша  часть адреса на третий информационный вход мультиплексора 9 через первый коммутатор 10 поступает без изменени . При наличии модификации адреса (на выходе 33.1 устройства выработана микроопераци  управлени  ветвлением ) младша  часть адреса очередной микрокоманды поступает на соответ ствующие разр ды третьего информаци-

0

5

онного входа мультиплексора 9 через первый коммутатор 10 с выхода второго узла 13 приоритета.. .

Адре са очередных микрокоманд микропрограммы поступают с выхода зоны блока 1 пам ти микропрограммы, соответствующей выходу 35 устройства, на второй информационный вход мультиплексора, оль-: ко при выработке в микрокоманде констант удвоенной разр дности, когда код части константы на выходе 36 . устройства соответствует адресу бло-- ка 1 пам ти, зан тому дп  хранени  какой-либо другой микрокоманды.

Если адрес очередно микрокоманды в процессе выполнени  микропрограммы задаетс  внешним устройством, TQ он подаетс  на первый информапионный вход мультиплексора 9 с первой группы входов 31.1 первого входа 31 логических условий устройства.

Первый коммутатор 10 обеспечивает выполнение модификации адресов очередных микрокоманд под воздействием сигнала микрооперации управлений ветвлением на выходе 33.1 устройства

Второй коммутатор 11 предназначен .дл  подачи адресов начальных микрокоманд микропрограмм с выхода шифратора 14 при включенном первом триггере 20 либо с входа 28 кодов операции устройства и с третьей группы входов первого входа 31 логических условий устройства при выключенном первом триггере 20 управлени .

Первый узел 12 приоритета устанавливает приоритеты запросов, требующих обработки, и определ ет очередность их обработки устройством.

Второй узел 13 приоритета устанавливает очерёдность обслуживани  соответствующих логических условий в процессе выполнени  микропрог- раммьг Обработки соответствующего запроса .

Шифратор 14 преобразует унитарный код на выходе буферного регистра 6 перед обслуживанием очередного запроса в код адреса начальной микрокомандою микропрограммы обслуживани  данного запроса.

Блок 15 выбора адреса, управл ющий работой мультиплексора 9, предназначен дл  формировани  соответствующего кода на его выходе в зависимости от состо ний группы выходов 39 первого регистра 3 микроопераций и второго входа 32 логических условий и может быть выполнен на основе депшфратора 50 и шифратора 51 (фиг,1 и 4), В тех случа х, когда состо ние второго входа 32 логических условий не используетс  дл  формировани  кодов на выходе блока 15 (определ етс  состо нием кодов на третьей группе выходов 39 первого регистра 3 микроопераций), управл ющие мультиплексором 9 коды на выходе блока 13 завис т только от сос- TOHHHHjтретьеи группы выходов 39 ре- гис-гра 3 микроопераций.

Таблица соответстви  блока 15 может иметь, например, следующий вид.

000

о о 1 о 1 о о 1 1

Состо ние логического услови  безразлично

1 1 1

1 Ч

00 01 10

11

00 С1 10

11

Логическое 01 . условие выполнено

-состо ние, не вли ющее на выработку выходных сигналов.

Второй 16 и первый 17 дешифраторы предназначены дл  выработки несовместных микроопераций, определ емых соответствующими кодами на второй группе выходов 41 первого регистра 3 микроопераций и на второй группе выходов 43 второго регистра 4 микроопераций .

Первый блок 1.8 ключей предназначен дл  обнулени  тех разр дов регистра 5 запросов, из которых была произведена перезапись запроса в буферный регистр 6.

Второй блок 19 ключей предназначен дл  перезаписи старшего по приоритету запроса из регистра 5 запросов при выключенном втором триггере 21.

Первый триггер 20 управл ет передачей адреса начальной микрокоманды микропрограммы через второй коммутатор 11 и его записью в регистр 2 адреса, включением второго триггера 21 и второго блока 8 синхронизации. Обнуление первого триггера 20 производитс  в каждом цикле работы первого блока 7 синхронизации сигналом с шестого выхода 7.6 блок а 7 синхрони

зации. Установка в единичное состо ние первого триггера 20 производитс  перепадом Сигнала с высокого на низкий уровень на выходе элемента ИЛИ-НЕ 26 в момент записи любого запроса в буфер- ный регистр 6,

Второй триггер 21 предназначен дл  блокировки записи запросов более старших приоритетов, поступивших в регистр 5 запросов после записи соответствук цего запроса в буферный регистр 6 и начала его обработки . Установка второго триггера 21 в единичное состо ние происходит сигналом с п того выхода 7.5 первого блока 7 синхронизации при включенном первом триггере 20. Обнуление второго триггера 21 происходит в конце микропрограммы обработки соответствующего запроса сигналом с четвертого выхода 8,4 второго блока 8 синхронизации по микрооперации, подаваемой с выхода 33.3 устройства на первый вход первого элемента И 22

Первый элемент И 22 предназначен дл  выработки сигнала обнулени  буферного регистра 6 и второго триггера 21 в конце микропрограммы обработки соответствующего запроса.

Второй элемент И 23 предназначен дл  выработки сигнала включени  второго блока 8 синхронизации и второго триггера 21, а также дл  записи адреса начальной микрокоманды микропрограммы в регистр 2 адреса.

Первый элемент ИЛИ 24 объедин ет сигналы записи адресов микрокоманд в регистр 2 адреса.

Второй элемент ИЛИ 25 предназначен дл  формировани  сигнала младше- го разр да адреса блока 1 пам ти микрокоманд (нечетный адрес при вырботке сигнала на выходе второго элемента ИЛИ 25) из выходных сигналов второго блока 8 синхронизации.

Элемент ИЛИ-НЕ 26 предназначен дл  формировани  низкого уровн  сигнала при наличии сигнала на любом выходе буферного регистра 6.

Запросы на обслуживание соответ- абонентов поступают на входы регистра 5 запросов по входу 27 запросов устройства.

При обслуживании групп абонентов, требующих выполнени  макропрограмм (последовательностей микропрограмм, определ емых особенност ми соответствующих абонентов) адреса началь0

5

5

5

ных микрокоманд второй и последующих микропрограмм последовательности поступают в устройство по входу 28 кода операции, при этом номер соответствующего абонента группы задаетс  кодом на третьей группе входов 31.3 первого входа 31 логических условий устройства, на вторую группу входов 31.2 которого подаютс  логические услови , вырабатываемые соответствующими абонентами и требующие обслуживани  в соответствии с установленными приоритетами при выполнении микропрограмм обслуживани  соответствующих запросов. Данные логические услови , модифициру  адрес очередной микрокоманды, определ ют выбор одной из альтернативных последовательностей микрокоманд ветв щихс  микропрограмм обслуживани  соответствующих запросов. Дл  абонентов, последовательность выполнени  микрокоманд которых определ етс  в зависимости от вырабатываемых в- них логических условий как адресами микрокоманд , хранимых в блоке 1 пам ти микрокоманд, так и адресами, формируемыми самими абонентами, сигналы их логических условий подаютс  на второй вход блока 15 по второму входу 32 логических условий устройства, а адреса микрокоманд, формируемые абонентами, подаютс  на первую группу входов 31,1 первого входа 31 логических условий устройства.

Микрооперации, вырабатываемые устройством дл  обслуживани  и управлени  работой внешних абонентов и дл  управлени  работой самого устройства , подаютс  на выход 33 устройства с выходов дешифраторов 16 и 17 и с соответствующих выходов регистров 3 и 4 микроопераций.

Дп  синхронизации взаимной работы устройства и внешних абонентов синхросигналы , вырабатываемые на выходах 7.1 - 7.3 первого блока 7 синхронизации , подаютс  на синхровыхо- ды 34 устройства.

Константы, вырабатываемые в соответствующих микрокомандах дп  вьэда- чи на абоненты при обработке их запросов на обслуживание, подаютс  на входы абонентов через выход 35 констант устройства и 36 рас- . ширени  констант устройства.

Работу устройства рассмотрим в четырех режимах обслуживани  эапросов абонентов, которые определ ют классы обслуживаемых абонентов.

1, Обслуживание одиночных абонентов , требующих выполнени  линейной последовательности микрокоманд.

В исходном состо нии регистры 3 - 6 и триггеры 20 и 21 обнулены и на выход 33 устройства не вьщают- с  сигналы микроопераций, триггер .48 второго блока 8 синхронизации выключен и на выходах генератора 47 и соответственно выходах блока 8 синхронизации синхросигналы не вы- рабатьшаютс . При нулевом состо нии буферного регистра 6 на выходе элемента ИПИ-НЕ 26 установлен высокий уровень сигнала.

Первый блок 7 синхронизации, запущенный триггером 46, включенным по сигналу пуска устройства по входу 29, вьщает на выходы 7.1 - 7.6 серии синхросигналов, первые три из которых выдаютс  на синхровыход 34 устройства, а последний подтверждае исходное состо ние первого триггера 20 управлени . Сигналы на синхровы- ходе 34 устройства необходимы дл  согласовани  работы устройства с работой абонентов по выдаче запросов на обслуживание, поэтому выдача данных запросов совпадает с моментами времени выработки синхросигнала на выходе 7.2 блока 7 синхронизации.

При поступлений запросов в регистр 5 по входу 27 запросов устройства они запоминаютс  и первый узел 12 приоритетов выбирает старший из них по приоритету. Так как второй триггер 21 сброшен, указанный запрос с выхода узла 12 приоритета через второй блок 19 ключей в момент выработки сигнала на выход 7.4 первого блока 7 синхронизации записываетс  в буферный регистр 6. В момент перезаписи запроса в буферный регистр 6 (передний фронт сигнала на выходе 7.4 блока 7 синхронизации ) на выходе элемента ИЖ-НЕ 26 по вл етс  перепад сигнала из высокого уровн  в низкий и первый триггер 20 устанавливаетс  в единичное состо ние, настраива  второй коммутатор 11 на пропуск кода адреса первой микрокоманды с выхода шифратора 14 (на выходе шифратора 14 выработан код, идентифицирующий соответствующий запрос, наход щийс  в буферном регистре 6) на чет0

5

0

вертый информационный вход мультиплексора 9, который в исходном состо нии всегда настроен кодом с выхода преобразовател  15 на пропуск информации с выхода второго коммутатора 11 на информационный вход регистра 2 адреса. Далее по сигналу на выходе 7,6 блока 7 синхронизации производитс  исключение из регистра

5запроса, попавшего в буферный регистр 6 дл  обслуживани .

При единичном состо нии первого триггера 20 синхросигнал с выхода 7.5 первого блока 7 синхронизации обеспечивает выработку сигнала на выходе второго элемента И 23, некоторому прозводитс  запись адреса начальной микрокоманды микропрограммы обслуживани  запроса абонента в регистр 2 адреса, включение второго триггера 21 и запуск второго блока 8 синхронизации, которьш начинает выдавать серии синхросигналов на своих выходах (фиг.З). При включенном состо нии второго триггера 21 блокируетс  запись в буферный регистр

6запросов более старших- по приоритету , если они поступают в регистр

5 запросов.

В течение первой фазы работы блока 8 синхронизации сигнал на выходе второго элемента ИЛИ 25 отсутствует и операционна  часть микрокоманды,

5 выбранна  из блока 1 пам ти по адресу , установленному в регистре 2 адреса, запишетс  во второй регистр 4 микроопераций сигналом на выходе 8,1 блока 8 синхронизации. Во второй фазе работы блока 8 синхронизации (выработка сигналов на выходах 8.2- 8.5 блока 8) на адресном входе блока 1 пам ти установлен нечетный адрес  чейки блока 1 пам ти, информаци  с которой поступает на информационный вход 37 первого регистра 3 микроопераций (операционна  .часть микрокоманды , записьюаема  в регистр 3 сигналом с выхода 8,3 второго блока 8

синхронизации), на выходы 35 и 36 (при необходимости вьщачи констант абонентам) и на второй и третий информационные входы мультиплексора 9. Причем, так как дл  данного класса абонентов не производитс  ветвление микропрограмм, младша  часть адреса очередной микрокоманды на третий информационный вход мультиплексора 9 поступает через первый коммутатор 10 без изменени .

Несовместимые микрооперации с выходов дешифраторов 16 и 17 и совместимые микрооперации с выходов 40 и регистров 3 и 4 микроопераций первой микрокоманды, считанной из блока 1 пам ти, выдаютс  на выход 33 устройства дл  управлени  работой обслуживаемого абонента. Дл  абонентов рассматриваемого класса код управлени  мультиплексором 9 на выходе блока 15 зависит только от состо ни  выходов 39 регистра 3, поэтому адрес очередной микрокоманды задан на третьем (втором) информационном входе, мультиплексора 9 (особенности формировани  адреса очередной микрокоманды на втором входе мультиплексора 9 описаны выше ) . Работа устройства по выдаче синалов на его выход 33 в дальнейшем аналогична описанному первому циклу работы блока 8 синхронизации с той лишь разницей; что адреса очередных микрокоманд поступают на третий (второй) информационный вход мультиплексора , а запись этого адреса в регистр 2 адреса осуществл етс  по сигналам с выхода 8.4 второго блока 8 синхронизации. В конце выполнени  данного режима в последней микрокоманде вырабатъшаютс . сигналы микроопераций на выходах 33.2 и 33.3 устройства, по которым произ- .водитс  останов второго блока 8 синхронизации и установка в исходное состо ние буферного регистра 6 и второго триггера 21.

2. Обслуживсшие одиночных абонентов , требующих в ходе выполнени  микропрограммы обслуживани  изменени  последовательности микрокоманд в зависимости от логических условий выработанных абонентами и выданных в устройство по второму входу 32 логических условий, причем адреса очередных микрокоманд в точках изменени  последовательности микрокоманд микропрограммы задаютс  абонентами и поступают в устройство по первой группе входов 31.1 первого входа 31 логш/еских условий устройства .

Отличие работы устройства в данном режиме от ранее описанного заключаетс  в том, что в микрокомандах последовательности на выходе 39

регистра 3 микроопераций вырабатываетс  код проверки логических условий , поступающих в устройство по входу 32. Таким образом, в зависимости от значений упом нутых логических условий на выходе блока 15 вырабатываетс  код, обеспечивающий передачу через мультиплексор 9 адреса очередной микрокоманды на информационный вход регистра 2 адреса либо с выхода блока 1 пам ти микрокоманд , либо с первой группы входов 31.1 первого входа 31 логических условий при изменении последовательности выполнени  микрокоманд микро- программы.

3.Обслуживание абонентов, объединенных в группу, вырабатыванщую единый запрос дп  обслуживани  всех абонентов группы, либо обслуживание одного абонента, вырабатывающего группу логических условий, каждое из которых должно быть обслужено

в соответствии со своим приоритетом. Отличие работы устройства в данном режиме от режима, описанного первым, состоит в том, что в микрокомандах опроса логических условий, которые подаютс  на вход второго узла 13 приоритета через вторую группу входов 31.2 первого входа 31 логических условий устройства, адрес очередной микрокоманды подаетс  на третий информационный вход мультиплексора 9. Устройство вырабатывает микрооперацию управлени  ветвлением на своем вь-ходе 33.1, по которой младша  часть адреса на третий информационный вход мультиплексора 9 подаетс  через первый коммутатор 10 с выхода второго узла 13 приоритета. После обслуживани  последнего логического услови  (абонента) групгш на вькоде узла 13 приоритета выраба- тьшаетс  нулевой код, а микрокоманда с нулевыми младшими разр дами адреса на выходе коммутатора 10 свидетельствует об окончаний обслуживани  опрашиваеьилх логических условий (исключение абонентами соответствующих логических условий в процессе их обслуживани  производитс  по микроопераци м на выходе 33 устройства ) .

4.Обслуживание групп абонентов, требующих выполнени  не одной микропрограммы , а последовательности микропрограмм (программы или макропрограммы ), очередность выполнени  которых задает каждый абонент группы. Номер абонента группы поступает в устройство по третьей группе входов 31.3 первого входа 31 логических условий устройства и в течение выполнени  последовательности всех микропрограмм остаетс  неизменным, а коды дл  идентификации начальных адресов .микропрограмм поступают в устройство по входу 28 кодов операций.

Выполнение каждой микропрограммы последовательности в устройстве осуществл етс  аналогично выполнению любого из трех ранее описанных режимов , при этом отличие заключаетс  в том, что начальные адреса микропро рамм со второй по последнюю поступа- koT на выход второго коммутатора 11 ле с выхода шифратора 14, а с третье грзшпы входов 31.3 первого входа 31 логических услов1й устройства и с входа 28 кодов операций устройства; в последних микрокомандах всех микропрограмм с первой по предпоследнюю микрооперации на выходах 33.2 и 33.3 устройства не вырабатъшаютс , поэтому работа второго блока 8 синхронизации в конце этих микропрограмм не прекращаетс , а буферный регистр 6 и второй триггер 21 в исходное состо ние не устанавливаютс . Выработка микроопераций на выходах 33,2 и 33,3 устройства, выключающих работу блока 8 синхронизации и сбра- сьшаюпрсс буферный регистр 6 и второй триггер 21 осуществл етс  только в конце выполнени  последней микропрограммы последовательности.

Дл  полной остановки работы устройства , при которой выключаетс  первый блок 7 синхронизации, необходимо на вход 30 останова устройства подать сигнал, по которому блок 7 синхронизахщи прекратит работу после выдачи последнего сигнала серии с выхода 7,6 генератора 44 (фиг,2).

Фор мула изобретени 

Устройство дл  сопр жени  ЭВМ с абонентами, содержащее блок пам ти микрокоманд, регистр адреса, два регистра микроопераций, регистр запросов, буферный регистр, первый узел приоритета, мультиплексор, первый коммутатор, первый блок синхро- низации, 1фичем первый информацион

to

15

20

25

30

35

40

45

50

55

ный вход мультиплексора подключен к первому выходу логических условий абонента, первый и второй выходы блока пам ти микрокоманд подключены к первому и второму информационным входам абонентов, группы управл ющих выходов первого и второго регистров микроопераций подключены к группе входов микроопераций абонента, единичные входы регистра запросов подключены к выходу запросов абонента, входы пуска и останова первого блока синхронизации  вл ютс  входами пуска и останова устройства соответственно , группа выходов первого блока синхронизации подключена к группе входов синхронизации абонента , третий - седьмой выходы блока пам ти микрокоманд соединены с вторым и третьим информационными входами мультиплексора, первым информационным входом первого коммутатора, информационньми входами первого и второго регистров микроопераций, выход первого коммутатора соединен с третьим информационным входом мультиплексора, выход которого соединен с информационным входом регистра адреса, выход которого соединен со старшими разр дами адресного входа блока пам ти микрокоманд, выход регистра запросов соединен с входом первого узла приоритетов, отличающеес  тем, что, с целью повышени  быстродействи  и расширени  области применени  за счет обеспечени  реализации одиночных , групповых и смешанных дисциплин обслуживани  запросов, в него введены второй узел приоритета, второй коммутатор, второй блок синхронизации , шифратор, два дешифратора, блок выбора адреса, два блока ключей, два триггера, два элемента И, два элемента ШШ, элемент ИПИ-НЕ, причем вход второго узла приоритета и перва  группа разр дов первого информационного входа второго коммутатора подключены к первому выходу логических условий абонента, втора  группа разр дов первого информационного входа второго коммутатора подключе- ;На к выходу кодов операций абонента, первый информационный вход блока выбора адреса подключен к второму выходу логических условий абонента, выходы первого и второго дешифраторов подключены к входу микроопераций абонента, при этом выход второго узла приоритета соединен с вторым информационным входом первого коммутатора , первый и второй управл ю- щие входы которого, вход останова второго блока синхронизации и первый вход первого элемента И соединены с соответствующими выходами группы управл юпщх выходов первого и второго регистров микроопераций и первого и второго дешифраторов, вхо- ды которых соединены с группами адресных выходов второго и первого регистров микрокоманд соответствен- но, группа выходов логических условий которого соединена с вторым информационным входом блока выбора адреса , выход которого соединен с управл ющим входом мультиплексора, четвертый информационный вход которого соединен с выходом второго коммутатора , первый и второй управл ющие входы которого соединены с выходом первого триггера и первым вхо- дом второго элемента И, выход которого соединен с первьм входом первого элемента ИЛИ, единичньм входом второго триггера и входом пуска второго блока синхронизации, первый вы- ход которого соединен с синхровходом второго регистра микроопераций, выходы первого . блрка ключей соединены с нулевыми входами регистра запросов выход первого узла приоритетов соединен с ин(рмационным входом второго блока ключей, выходы которого соединены с первыми установочными входами буферного регистра, группа выходов которого соединена с вхо

, Q j 20 25 Q

5

дами шифратора, входами элемента ИЛИ-НЕ и информационным входом первого блока ключей, выход первого блока синхронизации соединен с первым управл ющим входом второго блока ключей, второй управл ющий вход которого соединен с выходом второго триггера, нулевой вход которого соединен с ВТО1Н11МИ установочными входами буферного регистра и выходом первого элемента И, второй вход которого соединен с первым входом второго элемента ИЛИ и вторьгм выходом второго блока синхронизации, третий выход которого соединен с синхро- зходом первого регистра микроопераций и вторым входом второго- элемента ИЛИ, третий вход которого соединен с вторым входом первого элемента ИЛИ и четвертым выходом второго блока синхронизации, п тый выход которого соединен с четвертым входом второго элемента ИЛИ, выход которого соединен с млада1им разр дом адресного входа блока пам ти микрокоманд, выход первого элемента ИЛИ соединен с синхровходом регистра адреса, выход шифратора соединен с вторым информационным входом второго комму- , татора, второй вход второго элемента И соединен с п тьм выходом первого блока синхронизации, шестой выход которого соединен, с управл ю-с 1 щим входом первого блока ключей и нулевым входом первого триггера, синхровход иv -вход которого соединены с 1ЫХОДОМ элемента ИПИ-НЕ,К-вход первого триггера соединен с шиной нулевого потенциала устройства.

J/

Claims (1)

1. Формула изобретения

   Устройство для сопряжения ЭВМ с абонентами, содержащее блок памяти микрокоманд, регистр адреса, два регистра микроопераций, регистр запросов, буферный регистр, первый узел приоритета, мультиплексор, первый коммутатор, первый блок синхронизации, причем первый информацион ный вход мультиплексора подключен к первому выходу логических условий абонента, первый и второй выходы блока памяти микрокоманд подключены к первому и второму информационным входам абонентов, группы управляющих выходов первого и второго регистров микроопераций подключены к группе входов микроопераций абонента, единичные входы регистра запросов подключены к выходу запросов абонента, входы пуска и останова первого блока синхронизации являются входами пуска и останова устройства соответственно, группа выходов первого блока синхронизации подключена к группе входов синхронизации абонента, третий - седьмой выходы блока памяти микрокоманд соединены с вторым и третьим информационными входами мультиплексора, первым информационным входом первого коммутатора, информационными входами первого и второго регистров микроопераций, выход первого коммутатора соединен с третьим информационным входом мультиплексора, выход которого соединен с информационным входом регистра адреса, выход которого соединен со старшими разрядами адресного входа блока памяти микрокоманд, выход регистра запросов соединен с входом первого узла приоритетов, отличающееся тем, что, с целью повышения быстродействия и расширения области применения за счет обеспечения реализации одиночных, групповых и смешанных дисциплин обслуживания запросов, в него введены второй узел приоритета, второй коммутатор, второй блок синхронизации, шифратор, два дешифратора, блок выбора адреса, два блока ключей, два триггера, два элемента И, два элемента ИЛИ, элемент ИЛИ-HE, причем вход второго узла приоритета и первая группа разрядов первого информационного входа второго коммутатора подключены к первому выходу логических условий абонента, вторая группа разрядов первого информационного входа второго коммутатора подключена к выходу кодов операций абонента, первый информационный вход блока выбора адреса подключен к второму выходу логических условий абонента, выходы первого и второго дешифраторов подключены к входу микроопера— ций абонента, при этом выход второго узла приоритета соединен с вторым информационным входом первого коммутатора, первый и второй управляющие входы которого, вход останова второго блока синхронизации и первый вход первого элемента И соединены с соответствующими выходами группы управляющих выходов первого и второго регистров микроопераций и первого и второго дешифраторов, входы которых соединены с группами адресных выходов второго и первого регистров микрокоманд соответственно, группа выходов логических условий которого соединена с вторым информационным входом блока выбора адреса, выход которого соединен с управляющим входом мультиплексора, ₂о четвертый информационный вход которого соединен с выходом второго коммутатора, первый и второй управляющие входы которого соединены с выходом первого триггера и первым вхо- 25 дом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, единичным входом второго триггера и входом пуска второго блока синхронизации, первый вы- ₃θ ход которого соединен с синхровходом второго регистра микроопераций, выходы первого . блока ключей соединены с нулевыми входами регистра запросов, выход первого узла приоритетов соединен с информационным входом второго блока ключей, выходы которого соединены с первыми установочными входами буферного регистра, группа выходов которого соединена с вхо дами шифратора, входами элемента ИЛИ-HE и информационным входом первого блока ключей, выход первого блока синхронизации соединен с первым управляющим входом второго блока ключей, второй управляющий вход которого соединен с выходом второго триггера, нулевой вход которого соединен с вторыми установочными входами буферного регистра и выходом первого элемента И, второй вход которого соединен с первым входом второго элемента ИЛИ и вторым выходом ^j второго блока синхронизации, третий выход которого соединен с синхрозходом первого регистра микроопераций и вторым входом второго· элемента ИЛИ, третий вход которого соединен с вторым входом первого элемента ИЛИ и четвертым выходом второго блока синхронизации, пятый выход которого соединен с четвертым входом второго элемента ИЛИ, выход которого соединен с младшим разрядом'адресного входа блока памяти микрокоманд, выход первого элемента ИЛИ соединен с синхровходом регистра адреса, выход шифратора соединен с вторым информационным входом второго коммутатора, второй вход второго элемента И соединен с пятым выходом первого блока синхронизации, шестой выход которого соединен· с управляю-ό щим входом первого блока ключей и нулевым входом первого триггера, синхровход и ^7~вход которого соединены с гыходом элемента ИПИ-НЕ,К-вход первого триггера соединен с шиной нулевого потенциала устройства.

   C Ω J 4

   фиг. 9

   ВНИИПИ Заказ 907/56 Тираж 673 Подписное

   Филиал ΙΙΠΠ Патент, г.Ужгород, ул.Проектная, 4