SU1352420A1 - Логический пробник - Google Patents
Логический пробник Download PDFInfo
- Publication number
- SU1352420A1 SU1352420A1 SU864033443A SU4033443A SU1352420A1 SU 1352420 A1 SU1352420 A1 SU 1352420A1 SU 864033443 A SU864033443 A SU 864033443A SU 4033443 A SU4033443 A SU 4033443A SU 1352420 A1 SU1352420 A1 SU 1352420A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- bus
- indicator
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение может быть использовано дл проведени контрол в цеп х логических устройств ЭВМ. Цель изобретени - расширение функциональных возможностей логического пробника . Устройство содержит пороговый блок 4, индикаторы 5...7, 1К-триг- гер 11, RS-триггер 12, элемент И 13, индикатор 22 и счетчик 16. Введение элементов НЕ 8-10 элемента И 14, элемента ИЛИ 15, дешифратора 17, делител 18 частоты, переключател 19, кнопки 20 и регистра 21 сдвига обеспечивает контроль логического сигнала относительно некоторого синхроимпульса , причем как до, так и после него на прот жении N тактов. 2 ил. (Л с со СП IND 4 N5
Description
Изобретение относитс к контрольно-измерительной технике и может быт использовано дл проведени контрол в цеп х логических устройств ЭВМ.
Цель изобретени - расширение функциональных возможностей логического пробника за счет контрол логического сигнала относительно некоторого синхроимпульса, причем как до, так и после него на прот жении N тактов.
На фиг, 1 приведена структурна схема пробника; на фиг, 2 - временна диаграмма его работы,
Логический пробник содержит входные шины 1-3, пороговый блок 4, индикаторы 5-7, элементы НЕ 8-10, IK- триггер 11, RS-триггер 12, Элементы И 13 и 14, элемент ИЛИ 15, счетчик 16, дешифратор 17, делитель 18 частоты , переключатель 19, кнопку 20, регистр 21 сдвига (N-разр дный) и индикатор 22,
Входна шина 1 соединена с входом порогового блока 4, выходы которого подключены к индикаторам 5-7, причем второй выход порогового блока 4 соединен также с первым (информационным входом регистра 21 сдвига, второй (синхронизирующий) вход которого подсоединен к первому (счетному) входу счетчика 16 и через делитель 18 частоты к выходу элемента ИЛИ 15, входы которого, св заны с выходами элементов И 13 и 14, Первый вход элемента И 13 подключен к пр мому выходу триггера 11, второй вход - к- входной шине 3 и С-входу триггера 11, третий вход - к второму 1-входу триггера 11 и.через элемент НЕ 8 к первому контакту переключател 19,- второй контакт которого через элемент НЕ 9 соеВходна шина 1 пробника подклю етс в контрольному выводу устрой или узла ЭВМ. На входную шину 2 даетс импульс запуска, а входна шина 3 подключаетс к выходу ген тора тактовых импульсов ЭВМ, Так переключатель 19 находитс в пол нии Пуск, на выходе элемента Н ( фиг, 2в) и, соответственно, на
динен с вторым S-входом триггера 12
и первым входом элемента И 14, второй . де 1 триггера 11 и первом входе вход которого св зан с инверсным выходом триггера 12, третий вход - с входной шиной 3, Входна шина 2 соединена с первым 1-входом триггера 11- и первым S-входом триггера 12, R-вход которого подключен к третьему (уста50
элемента И 13, находитс единичны разрешающий потенциал. На выходе элемента НЕ 9 (фиг. 2г) и, соотв ственно, на входе S триггера 12 первом входе элемента И 14, прис ствует нулевой запрещающий урове Приходом запускающего импульса (фиг, 2а) подготовлен первый 1 в триггера 11 и по заднему фронту и пульса тактовой частоты, поступаю го с входной шины 3 пробника (фи на С-вход триггера 11, последний тановитс в единичное с о сто ние , ничный уровень с пр мого выхода
новочному) входу регистра 21 сдвига и через элемент НЕ 10 и нормально разомкнутые контакты кнопки 20 к шине нулевого потенциала, с которой также соединен третий контакт переключател 19 и К-вход триггера 11, R-вход которого св зан с вторым (установочным ) входом счетчика 16 и вы
5
0
5
0
5
0
ходом дешифратора 17, вход которого соединен с выходом, счетчика 16.
Логический пробник работает следующим образом.
Пробник может работать в двух режимах: статическом и динамическом,
В статическом режиме, например при поиске неисправности в потакто- вом режиме работы ЭВМ, входна шина 1 пробника подсоедин етс к выводу провер емого устройства или элемента. Пороговый блок 4 определ ет логическое состо ние контролируемой цепи, вызыва свечение соответствующего индикатора 5-7, При состо нии Обрыв входной цепи включаетс индикатор 5, при 1 - индикатор 6 и при О - индикатор 7,
В динамическом режиме возможны режимы Пуск и Стоп, Выбор режима осуществл етс установкой переключател 19 в соответствующее положение,
В режиме Пуск пробник осуществл ет запоминание логического уровн контролируемого сигнала на прот жении N последующих тактов относительно некоторого запускающего момента, В качестве импульса запуска можно использовать , например, импульс сравнени адреса микрокоманды, возбуждаемый ЭВМ при сравнении адреса текущей микрокоманды выполн емой микропрограммы с адресом, заданным на панели управлени ЭВМ,
Входна шина 1 пробника подключаетс в контрольному выводу устройства или узла ЭВМ. На входную шину 2 подаетс импульс запуска, а входна шина 3 подключаетс к выходу генератора тактовых импульсов ЭВМ, Так как переключатель 19 находитс в положении Пуск, на выходе элемента НЕ 8 (фиг, 2в) и, соответственно, на входе 1 триггера 11 и первом входе
элемента И 13, находитс единичный разрешающий потенциал. На выходе элемента НЕ 9 (фиг. 2г) и, соответ- ственно, на входе S триггера 12 и первом входе элемента И 14, присутствует нулевой запрещающий уровень. Приходом запускающего импульса (фиг, 2а) подготовлен первый 1 вход триггера 11 и по заднему фронту импульса тактовой частоты, поступающего с входной шины 3 пробника (фиг,2б) на С-вход триггера 11, последний установитс в единичное с о сто ние , Единичный уровень с пр мого выхода триггера 11 разрешает прохождение через элемент И 13 импульсов генератора тактовой частоты ЭВМ (фиг. 2ж), которые , пройд через элемент ИЛИ 15, поступают через делитель 18 частоты (фиг. 2к) на синхронизирующий (тактовый ) вход регистра 21 сдвига. Так как информационный вход регистра 21 сдвига подключен через пороговый блок 4 и входную шину 1 к контроли- руеирму выводу, то каждым импульсом с делител 18 производитс запись с последовательным сдвигом в регистр 21 сдвига информации о логическом состо нии контролируемого сигнала. Процесс заполнени регистра 21 сдвига контролируетс счетчиком 16, который ведет подсчет тактовых импульсов , поступающих на его счетный вход с выхода делител 18 (фиг. 2к), причем изменение состо ни счетчика 16 происходит по заднему фронту входного импульса. Состо ние счетчика 16 анализируетс дешифратором 17, который в момент подсчета N-ro импульса (на фиг. 2 приведен случай, когда N 3) вьщает на своем выходе (фиг. 2л) нулевой сигнал, по которому производитс сброс счетчика 16 и триггера 11. Нулевой потенциал с пр мого выхода триггера 11 запрещает дальнейшее поступление тактовых импульсов- через элемент И 13. Запись в регистр 21 сдвига прекращаетс .
Таким образом, в регистре 21 сдвига запоминаетс информаци об изменении входного сигнала в течение заданного количества машинных тактов определ емого разр дностью регистра 21 сдвига. Состо ние регистра 21 сдвига индицируетс индикатором 22, представл ющим собой набор N элементов индикации.
В режиме Стоп пробник осуществл ет запоминание логического уровн контролируемого сигнала за N предыдущих машинных тактов работы до вы влени схемами контрол ЭВМ сбо или ошибки.
Дл работы в этом режиме переключатель 19 устанавливаетс в положение Стоп. Б этом случае нулевой потенциал по вл етс уже на выходе элемента НЕ 8, чем запрещаетс .срабатывание триггера 11 и прохождение через элемент И 13 тактовых импульсов, поступающих с генератора ЭВМ на входную шину 3 пробника. На выходе элемента
0
5
0
НЕ 9 устанавливаетс единичный уровень , чем подготавливаетс вход S, триггера 12 и разрешаетс прохождение через элемент И 14 тактовых импульсов , приход щих на второй вход элемента И 14 (на третьем входе элемента И 14 присутствует единичный уровень с инверсного выхода триггера 12). Импульсы с выхода элемента И 14 (фиг. 2з), пройд через элемент ИЛИ 15 и делитель 18 частоты (фиг. 2к), поступают на синхронизирующий вход регистра 21 сдвига. Этими импульсами производитс запись с последовательным сдвигом в регистр 21 сдвига информации о логическом состо нии контролируемого сигнала, подаваемого через входную шину 1 пробника и пороговый блок на информационный вход регистра 21. Эта запись продолжаетс до тех пор, пока схема контрол провер емого узла или устройства ЭВМ не обнаружит ошибку и не вьщает на сво5 ем выходе сигнал, сигнализирующий о произошедшем сбое. Этот сигнал через входную шину 2 пробника поступает на вход S триггера 1-2, а так как на втором S.j входе триггера 12 нахоQ дитс единичный разрешающий уровень с выхода элемента НЕ 9, то триггер 12 опрокидываетс (фиг. 2е) и нулевым потенциалом с инверсного выхода запрещает дальнейшее прохождение через элемент И 14 тактовых импульсов.
Таким образом, в регистре 21 сдвига хранитс информаци о логическом состо нии исследуемого сигнала за N предыдущих тактов до сбо . Состо ние регистра 21 индицируетс индикатором 22. Такое состо ние сохран етс до нажати кнопки 20 Сброс. Тогда единичный уровень с выхода элемента НЕ 10 производит установку регистра 21 сдвига и триггера 21 в исходное нулевое состо ние.
5
0
5
Claims (1)
- Формула изобретениЛогический пробник, содержащий первую, вторую и третью входные шины , пороговый блок, с первого по четвертый индикаторы, первый и второй триггеры, счетчик и первый элемент И, первый вход которого соединен с третьей входной шиной, а второйвход - с пр мым выходом первого три1- гера, причем перва входна шина Соеинена с входом порогового блока, первый выход которого соединен с пер5вым индикатором, отличающи с тем, что, с целью расширени функциональных возможностей, в него введены второй элемент И, элемент ИЛИ,0 делитель частоты, дешифратор, первый, второй и третий элементы НЕ переключатель, кнопка и регистр сдвига, соединенный N-проводной шиной с четвертым индикатором, причем в качестве первого триггера используетс JK-триггер, а в качестве второго RS-триггер, первый S-вход которого соединен с первым 1-входом первого триггера и второй входной шиной, а второй S-вход - с первым входом второго элемента И и через первый элемент НЕ и с первым контактом переключател J второй контакт которого через второй элемент НЕ со динен с третьим входом первого элемента И и вторым 1-входом первого триггера, С-вход которого соединен с третьей входной шиной логического пробника и вторым входом второгоsn ПППППП П|ПППП ППП Пfji/смРедактор Л.ПчолинскаСоставит ель А. КоробковТехред Л.Сердюкова Корректор А.ОбручарЗаказ 5563/45Тираж 730ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 410524206элемента И, третий вход которого соединен с инверсным выходам второго триггера, а выход - с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход - с входом делител частоты , выход которого соединен с первыми входами счетчика и регистра сдвига, второй вход которого соединен с входом второго индикатора и вторым выходом порогового блока, третий выход которого соединен с входом третьего индикатора, причем третий входg регистра сдвига соединен с R-входом второго триггера и через последовательно соединенные третий элемент НЕ и нормально разомкнутые контакты кнопки с шиной нулевого потенциала, с которой соединен третий контакт переключател и К-вход первого триггера , R-вход которого соединен с вторым входом счетчика и выходом дешифратора , вход которого соединен с25 выходом счетчика.20Pewuf, С/ПО/7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864033443A SU1352420A1 (ru) | 1986-03-06 | 1986-03-06 | Логический пробник |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864033443A SU1352420A1 (ru) | 1986-03-06 | 1986-03-06 | Логический пробник |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1352420A1 true SU1352420A1 (ru) | 1987-11-15 |
Family
ID=21225087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864033443A SU1352420A1 (ru) | 1986-03-06 | 1986-03-06 | Логический пробник |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1352420A1 (ru) |
-
1986
- 1986-03-06 SU SU864033443A patent/SU1352420A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 995030, кл. G 01 R 31/28, 1981. Авторское свидетельство СССР № 970281, кл. G 01 R 31/28, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3843893A (en) | Logical synchronization of test instruments | |
SU1352420A1 (ru) | Логический пробник | |
SU1264181A1 (ru) | Устройство дл контрол БИС | |
SU632093A1 (ru) | Устройства дл обнаружени первого событи | |
SU796916A1 (ru) | Устройство дл контрол блокапАМ Ти | |
SU886001A1 (ru) | Устройство дл контрол дешифратора | |
SU762014A1 (ru) | Устройство для диагностики неисправностей цифровых узлов 1 | |
SU773736A1 (ru) | Устройство дл контрол запоминающих матриц на магнитных пленках | |
SU1328796A1 (ru) | Устройство дл измерени временных параметров реле | |
SU1386995A1 (ru) | Сигнатурный анализатор | |
SU1304174A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
RU2002301C1 (ru) | Устройство дл определени показателей надежности объектов | |
SU1343413A1 (ru) | Сигнатурный анализатор | |
SU1352421A1 (ru) | Логический пробник | |
SU1013960A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1132291A1 (ru) | Устройство дл регистрации сигналов неисправности | |
JPS6213697B2 (ru) | ||
SU1290333A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1361560A1 (ru) | Устройство дл контрол схем сравнени | |
SU1348912A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU1071979A1 (ru) | Устройство дл диагностики цифровых узлов | |
SU1168952A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
SU1251189A2 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1228140A1 (ru) | Устройство дл индикации | |
SU579658A1 (ru) | Устройство дл контрол блоков пам ти |