SU1330590A1 - Устройство дл контрол области работоспособности электронных блоков - Google Patents
Устройство дл контрол области работоспособности электронных блоков Download PDFInfo
- Publication number
- SU1330590A1 SU1330590A1 SU853997193A SU3997193A SU1330590A1 SU 1330590 A1 SU1330590 A1 SU 1330590A1 SU 853997193 A SU853997193 A SU 853997193A SU 3997193 A SU3997193 A SU 3997193A SU 1330590 A1 SU1330590 A1 SU 1330590A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- unit
- generator
- control
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение позвол ет уменьшить . веро тность выхода из стро контролируемого блока при испытании и сократить врем испытаний. Устройство содержит генератор 1 псевдослучайньк кодов, коммутатор 2, регистр 3 напр жени , регистр приращени адреса, сумматор 5, счетчики 6 и 7, блок 8 управлени , блок 9 пам ти, блок 10 регистрации, блок 11 задани крутизны фронта, генератор 12 линейно из- мен ющегос напр жени и блок 14 анализа . Введение генератора 15 импульсов , ключей 16 и 17, триггеров 19 и , 18 сокращает переборы комбинации испытательных сигналов, при которых произошло допустимое число сбоев или отказов, и исключает их из последовательности испытательньлх напр жений. 3 ил. О) со 00 о ел со
Description
1 1
Изобретение относитс к контроль но-измерительной технике и может быть использовано дл контрол области работоспособности электронных блоков при изменении напр жени питани
Целью изобретени вл етс уменьшение веро тности выхода из стро контролируемого блока при испытании и сокращение времени испытаний, что достигаетс сокращенным перебором комбинаций испытательных сигналов, при которых произошло допустимое число сбоев или отказов, и дальнейшим исключением их из последовательности испытательных напр жений.
На фиг.1 приведена структурна схема предлагаемого устройства; на фиг.2 - временна диаграмма его работы в режиме начальной установки и режиме генерации испытательных сигналов; на фиг.З - то режиме считывани результатов испытаний.
.Устройство содержит генератор 1 псевдослучайных кодов, коммутатор 2, регистр 3 напр жени , регистр 4 приращени адреса, сумматор 5, первый 6 и второй 7 счетчики, блок 8 управлени , блок 9 пам ти, блок 10 регистрации , блок 11 задани крутизны фронта, генератор 12 линейно измен ющегос напр жени , контролируемый блок 13 дл подключени объекта контрол , блок 14 анализа, генератор 15 импульсов, первый 16 и второй 17 ключи и первый 18 и второй 19 триггеры .
Регистр 3 напр жени и регистр 4 приращени адреса выходами подключены соответственно к первому и второму входам коммутатора 2, третий вход которого соединен с первым выходом генератора 1 псевдослучайных кодов.
Блок 8 управлени первым выходом подключен к установочным входам сумматора 5 и первого счетчика 6 и первому входу .генератора 12, вторым выходом - к управл ющему входу коммутатора , третьим выходом - к управл ющему вхрду счетчика 6.
Четвертый выход блока 8 соединен с управл ющими входами второго счетчика 7 и блока 10 регистрации, п тый выход - с счетным входом счетчика 7, шестой и седьмой выходы - с первым и вторым управл ющими входами блока 9 пам ти.
305902
Генератор 12 линейно измен ющегос напр жени втормм входом подключен к выходу коммутатора 2 и входу сумматора 5, третьим входом - к вы ходу сумматора 5, входу счетчика 6 и первому адресному входу блока 9, четвертым входом - к выходу блока 11 задани крутизны фронта. ig Первый выход генератора 12 соединен с входом блока 13, выход которого через блок 14 анализа соединен
с первым входом блока 8 управлени .
Второй выход генератора 12 подклю- 15 чен к второму входу блока 8. Первый выход блока 9 пам ти соединен с входом второго счетчика 7 и входом блока 10 регистрации. Выход счетчика
7подключен к входу записи блока 9.
20 Выход генератора 15 импульсов
подключен к входу генератора 1 и первому входу ключа 16, второй вход которого соединен с вторым выходом ге- нерат.ора 1, а выход - с третьим вхо- 25 дом блока 8 управлени и п тым входом генератора 12 линейно измен ющегос напр жени . -Управл ющий вход ключа 16 соединен с восьмым выходом блока
8и управл ющим входом ключа 17,
3Q вход которого подключен к выходу переноса сумматора 5. Первый вькод Ключа 17 соединен со счетным входом пер , вого триггера 18, а второй выход - со счетным входом счетчика 6 и выходом триггера 18, с которым образует функцию монтажное ИЛИ.
Выход счетчика 6 соединен с вторым адресным входом блока 9 пам ти, а выход переноса - со счетным входом
Q вт.орого триггера 19, выход которого подключен к четвертому входу блока 8.
Установочные входы триггеров 18 и 19 подключены к дев тому выходу блока 8 управлени , дес тый выход
с которого подключен к управл ющему входу сумматора 5, а одиннадцатый выход - к шестому входу генератора 12.
Второй выход блока 9 пам ти подJ- ключен к .п тому входу блока 8 управлени . ,
Устройство работает следующим образом .
55 Контроль осуществл ют в трех режимах: режиме начальной установки, режиме генерации испытательных сигналов и режиме считывани результатов испытаний.
35
В режиме начальной установки блок 8 управлени вырабатывает сигнал Начальна установка по своему первому выходу в момент t (фиг.2а). Он сбрасывает в нуль сумматор 5 и первый счетчик 6, устанавливает в исходное состо ние генератор 12 линейно измен ющегос напр жени .
В момент t, на восьмом выходе блока 8 управл ющий сигнал переходит в единичное состо ние и подключает выход ключа 16 к второму выходу генератора .1 псевдослучайных кодов, на ко20
тором формируетс сигнал XI (фиг.26). 15 ным, нормальным или какого-либо дру- В блоке 8 управлени этот сигнал инвертируетс , и инверсный сигнал Х2 (фиг,2в) снимаетс с дес того выхода блока 8.
Управл ющий код на вторам выходе блока 8 подключает выход коммутатора 2 к выходу регистра 3 напр жени , и его параллельный цифровой код Ng п,п. ..п., где к - разр дность кода, поступает на вход сумматора 5. Стар- .ший разр д кода вл етс знаковым и подключен к второму входу генератора 12.
В момент t по сигналу Х2 происходит запись кода в сумматор 5 (фиг 2 виг). На четвертый вход генератора 12 поступает параллельный цифровой код с выхода блока 11 задани крутизны фронта испытательного сигнала . В момент ij (фиг.2д) сигнал Z2 на одиннадцатом выходе блока 8 своим задним фронтом запускает генератор 12, который на своем первом выходе воспроизводит напр жение, из мен кщеес по линейному закону с заданной крутизной:
гого- вида.
В этом режиме блок 8 управлени подключает выход коммутатора 2 к первому выходу генератора 1 псевдослучайных кодов. Генератор 1 формирует псевдослучайную последовательность цифровых кодов U N., которые определ ют приращение к начальному значению кода в сумматоре 5. Старший раз- 25 р д цифрового кода вл етс знаковым: О - приращение положительное . 1 - приращение отрицательное.
По сигналу Х2 приращение Л N суммируетс с кодом N в сумматоре 5.
30
Генератор 12 линейно измен ющегос напр жени начинает вьфабатьшать напр жение (фиг.2д)
и
,,sign п, К,М
,
На третий вход генератора 12 теперь поступает суммарный код и в нем
40
происходит.сравнение U напр жением
U,K,(,)
Bblt
с текущим
и
вых
(t)sign К,М t.
где К, - коэффициент преобразовани
Код Ng, хран щийс в это врем в сумматоре 5, поступает на третий вход генератора 12, в котором происходит преобразование его в напр же- и сравнение с выходным
ние ,N напр жением U
еых
вых
в момент равенства (фиг.2д) генератор 12 прекращает генерацию линейного сигнала и фиксирует уровень выходного напр жени UQ. Одновременно на втором выходе генератора 12 по вл етс сигнал поступающий на второй вход блока 8 упра.влени , который переводит блок 8 в режим генерации испытательного
сигнала. При этом на третьем выходе блока 8 по вл етс управл ющий сигнал , поступающий на управл ющий вход счетчика 6 и разрешающий перепись в него цифрового кода из сумматора 5. В режиме генерации испытательных сигналов на выходе устройства формируетс сигнал со случайными значени ми уровней посто нного напр жени и заданной крутизной фронта. Закон распределени случайных значений сигнала задаетс генератором 1 псевдослучайных кодов и может быть.равномер
ным, нормальным или какого-либо дру-
гого- вида.
В этом режиме блок 8 управлени подключает выход коммутатора 2 к первому выходу генератора 1 псевдослучайных кодов. Генератор 1 формирует псевдослучайную последовательность цифровых кодов U N., которые определ ют приращение к начальному значению кода в сумматоре 5. Старший раз- р д цифрового кода вл етс знаковым: О - приращение положительное . 1 - приращение отрицательное.
По сигналу Х2 приращение Л N суммируетс с кодом N в сумматоре 5.
30
Генератор 12 линейно измен ющегос напр жени начинает вьфабатьшать напр жение (фиг.2д)
и
,,sign п, К,М
,
На третий вход генератора 12 теперь поступает суммарный код и в нем
происходит.сравнение U напр жением
U,K,(,)
Bblt
с текущим
В момент их равенства U
вых
фикси5
0
5
руетс на уровне U . Затем генератор 1 вырабатывает следующее значение кода u.N и происходит формирование следукнцего уровн испытательного напр жени и т.д.
Так как содержимое сумматора 5 в каждом следующем такте переписываетс в счетчик 6, то в устройстве происходит запоминание кодов N; и , соответствующих уровн м выходного напр жени U- и U,, в данном и пре- дьщущих тактах работы (фиг.2к). Это обсто тельство используетс дл запоминани условий работоспособности контролируемого блока. Код N в сумматоре 5 используетс как адрес стро5 ,1
ки матрицы запоминающих чеек блока 9 пам ти и поступает на первый адресный вход этого блока. Код N; в первом счетчике 6 используетс как адрес столбца матрицы и поступает на второй адресный вход блока 9 пам ти. Таким образом кодова комбинаци (N; , N, ) позвол ет поставить в соответствие каждому возможному перепаду испытательного напр жени (U; , и. ) одну и только одну запоминающую чейку блока 9 пам ти. Это обсто тельство используетс дл обработки результатов испытани контролируемого электронного блока на помехоустойчивость.
Перед началом испытаний во все чейки блока 9 пам ти заноситс в обратном коде целое число q, определ ющее допустимое число сигналов отказа или сбоев электронного блока в процессе испытаний.
Величина q имеет веро тностный смысл и определ етс по заданной достоверности контрол .
Контроль выходных параметров контролируемого электронного блока производит блок 14 анализа, который определ ет находитс ли данный параметр в заданных границах и в случае выхода параметра за пределы границы работоспособности блок 14 анализа вырабатывает на своем выходе сигнал.
Если при воздействии перепада напр жени питани (Uj, U;, ) происходит отказ или сбой в контролируемом электронном блоке, то блок 14 анализа вьфабатывает сигнал (фиг,2м), пос- тупак)щий на первый вход блока 8 управлени . Последний на своем шестом выходе формирует управл ющий сигнал Чтение дл блока 9 пам ти (фиг.2н), который разрешает считывание числа из чейки с адресом (N;, N. ). Затем через врем с , необходимое дл завершени переходного процесса чтени , блок 8 вырабатывает сигнал Вы-, вод на своем четвертом выходе (фиг. 2п), который поступает на управл ющий вход счетчика 7 и разрешает запись числа из блока 9 пам ти в счетчик 7.. После этого на п том выходе блока 8 управлени по вл етс сигнал +Г , поступаюпщй на счетный вход счетчика 7, и число в нем увеличиваетс на единицу. На седьмом выходе блока 8 формируетс сигнал Запись, посту- .пающий на второй управл ющий вход
90 6
блока 9 пам ти и разрешающей запись нового числа из счетчика 7 в блок 9 пам ти по адресу. Так как исходные числа в блоке 9 пам ти хранились в обратном коде, то после q сбоев (или больше сбоев) при одном и том же перепаде напр жений в течение процесса испытаний число в данной чейке будет равно нулю шш станет положительным .
Следовательно, после достаточно длительного периода испытаний электронного блока он будет неоднократно подвергнут воздействию всех возможных комбинаций перепадов уровней напр жени питани с заданной крутизной фронта перепада. Массив значений, хран щихс в блоке 9 пам ти, будет описывать область работоспособности
электронного блока при воздействи х помех по цепи питани . Эта область определ етс множеством чеек пам ти блока 9, содер жащих числа q . При этом адреса таких чеек (Nj, N ; )
определ ют собственно значени допустимых перепадов напр жени питани (U;, U;, ). Ячейки блока 9 пам ти , в которых q 5:0, характеризуют ситуации, привод щие к сбо м или отказам в контролируемом электронном блоке.
Идентификаци нарушений работос- пособности обеспечиваетс однознач- ным соответствием адресов этих чеек пам ти уровнем перепада испытательного сигнала.
Возможны ситуации, когда одновременно с допустимой комбинацией уровней напр жени питани (U, U ) по другим цеп м контролируемого электронного блока приходит помеховый сигнал, привод щий к его ложному срабатыванию или отказу. В этом случае блок 14 анализа з.афиксирует это событие и изменит содержимое соответствующей чейки пам ти блоков 9. Дл исключени вли ни других сигналов на работу контролируемого блока в устройстве используетс предварительное занесение во все чейки блока 9 пам ти числа q, выполн ющего функцию порога срабатывани . При этом используетс
тот факт, что веро тность двойного совпадени допустимой случайной комбинации (U-, и,-, ) и помехового сигнала по другим цеп м контролируемого блока достаточно мала.
7, 1
Дл сокращени времени испытаний в устройстве при выработке каждого нового кода анализируетс произошчо ли допустимое число отка.зов дл комбинации (N;, N-, ). Если получили утвердительньш ответ, то организуетс приращение кода в сумматоре 5 на величину лЫд приращени адреса и дл новой комбинации (N +uN, N.., ) анализ повтор етс . Так продолжаетс до тех пор, пока не будет найдена разрешенна комбинаци ( Nj+m&Np, N- ), дл которой . Это означает что область допустимых параметров испытательного напр жени просматриваес .
Временна диаграмма анализа кодов показана на фиг.2. Положим , т.е. допускаетс только однократный сбой дл каждой комбинации испытат ельного напр жени . По переднему фронту сигнала Z2 считываетс содержимое чейки (N, , NJJ), момент t на фиг.2. Контрольный разр д г чейки блока 9 пам ти поступает на п тый вход блока 8 управлени . Если г 1, то отказа или сбо контролируемого блока прн данной комбинации кодов не было. Если т 0, то qiO и вторична пода- напр жени Uf после действи Ug запрещена. На фиг.2м в момент t при анализе кода N, значение г,, 1 и блок 8 разрешает переход сигнала Z2 на нулевой уровень. Этот переход запускает генератор 12 на формирование уровн и, испытательного напр жени .
Предположим, что при действии U, произошел сбой (фиг.2м). Содержимое соответствующей чейки блока 9 увеличиваетс на 1, т.е. q равно нулю. Следовательно, последовательна подача на контролируемый электронный блок напр жений U теперь запрещена .
Если в какой-либо момент времени после подачи кода N; генератор 1 снова вырабатывает код N, (момент t), то при считывании чейки (N, N ) разр д Г| 0, и блок 8 управлени вьщае нулевой уровень сигнала Z1 (фиг.2и). Сигнал с дев того выхода блока 8 устанавливает триггеры 18 и 19 в единичное состо ние. Одновременно фиксируетс высокий уровень сигнала Z2. По нулевому уровню сигнала Z1 ключ 16 подключает к своему выходу вход генератора 15 импульсов. Сигналы генератора 15 следуют с большей
0
частотой, чем импульсы генератора 1. Кроме того, ключ 17 подключает выход переноса сумматора 5 к счетному входу триггера 18. Теперь блок 8 обеспечивает приращение кода в сумматоре и запрещает изменение кода в счетчике 6. Дл этого коммутатор 2 подключает к входу сумматора 5 выход
регистра 4 приращени адреса. Начинаетс просмотр чеек блока 9 пам ти. На фиг.2 показан случай, когда дл кода N|+uNg комбинаци (, N,,) разрешена. Тогда при -считывании г 1
(фиг.2л) и сигнал Z2 блока. 8 задним фронтом запускает генератор 12. Одновременно ключ 16 оп ть подключает генератор 1 к входу сумматора 5. В режиме считывани результатов
испытаний происхо; ит перепись содер34СИМОГО блока 9 пам ти в блок 10 ре- гистрации, в качестве которого могут использоватьс устройства типа ленточного перфоратора, устройства записи на магнитную ленту, а также устройства сопр жени с ЭВМ.
Режим начинаетс (фиг.За) с выработки сигнала Установка режима считывани на первом выходе блока 8
управлени . При этом сумматор 5, счетчик 6 и генератор 12 устанавливаютс в исходное состо ние. В отличие от предыдущего режима в сумматоре 5 фор
мируетс детерминированна последовательность кодов, позвол юща последовательно считывать одну чейку блока 9 за другой. Дл этого сигнал на втором выходе блока 8 управлени подключает выход коммутатора 2 к ре- гистру 4 приращени адреса.
По сигналу Х2 (фиг.Зв) происходит последовательное увеличение адресного , кода в сумматоре 5. При этом сигнал на третьем выходе блока 8 управ- ени блокирует перепись кода из сумматора .5 в счетчик 6. В третьем режиме состо ние счетчика 6 измен етс . по сигналам переноса на выходе переноса сумматора 5 в моменты когда в
нем происходит переполнение.
По сигналам Х1 (фиг.36) блок 8 управлени вырабатывает управл ющий сигнал Чтение (фиг.Зж) дл блока 9 пам ти, в результате чего на его выходе по вл етс код числа q в соответствующей чейке пам ти. Этот код поступает на вход 10 блока регистрации .
Сигнал Вывод на четвертом выходе блока 8 управлени (фиг.Зз) показывает , что считываемый из блока 9 пам ти код установилс .
Claims (1)
- Таким образом последовательно считываетс весь объем пам ти блока 9, хран щий результаты испытани электронного блока. Последовательность поступлени кодов в блок 10 регистра ции синхронизирована с пор дком изменени адресов при считывании из блока 9 пам ти, что позвол ет построить , в блоке регистрации двумерную область работоспособности электрон- Вого блока в координатах -U;, Uj ; i, j 1,К, где К - чийло дискретных уровней напр жени питани блока . Формула изобретениУстройство дл контрол области работоспособности электронных блоков содержащее генератор линейно измен ющегос напр жени , блок анализа, вход которого соединен с выходом блока дл подключени объекта контрол , блок пам ти, генератор псев- дослучайньт кодов, регистр напр жени , регистр приращени адреса, сумматор , первый и второй счетчики, блок задани Крутизны фронта, блок управлени , блок регистрации и коммутатор , причем выход блока анализа соединен с первым входом блока управлени , выход регистра напр жени соединен с первым входом коммутатора, второй вход которого соединен с выходом регистра приращени адреса, третий вход - с первым выходом генератора псевдослучайных кодов, а уп- - равл йщий вход - с вторым выходом блока управлени , -информационный вход сумматора соединен с выходом коммутатора и вторым входом генератора линейно измен ющегос напр жени , пергый выход которого соединен с входом блока подключени объекта контрол , информационньм вход перого счетчика соединен с выходом сумматора , третьим входом генератора линейно измен ющегос напр жени и первым адресным входом блока пам ти, управл ющий вход - с третьим выходом блока управлени , установочный вход - с первым выходом блока управлени .555050505первым входом генератора линейно измен ющегос напр жени и установочным входом сумматора, а первый выход - с вторым адресным входом блока пам ти , информационный вход второго счетчика соединен с первым выходом блока пам ти и информационным входом блока регистрации, управл ющий вход - с четвертым выходом блока управлени и управл ющим входом блока регистрации , счетный вход - с п тым выходом блока управлени , а выход - с входом записи блока пам ти, первый и второй управл ющие входы которого соединены с шестым и седьмым вькодами блока управлени соответственно, выход блока задани крутизны фронта соединен с четвертьп входом генератора линейно измен ющегос напр жени , второй выход которого соединен с вторым входом блока управлени , отличаю-ще- е с тем, целью повышени быстродействи и обеспечени неразрушающего контрол , в него введены генератор импульсов, первый и второй ключи, первый и втарой триггеры, причем выход генератора импульсов подключен к входу генератора псевдослучайных кодов и первому входупервого ключа, второй вход которого соединен с вторым выходом генератора псевдослучайных кодов, управл ющий вход - с восьмым выходом блока управлени и управл ющим входом второго ключа, а выход- с третьим входом блока управлени и п тым входом генератора линейно измен ющегос напр жени , вход второго ключа соединен с выходом переноса сумматора, первый выход - со счетным входом первого триггера, а второй вькод - со счетным входом первого счетчика и выходом первого триггера, выход переноса первого счетчика соединен Со счетным входом второго триггера , выход которого подключен к четвертому входу блока управлени , а установочные Ёходы первого и второго триггеров соединены с дев тым выходом блока управлени , дес тый вькод которого подключен к управл ющему входу сумматора, а одиннадцатый выход - к шестому входу генератора линейно измен ющегос напр жени , второй выход блока пам ти соединен с п тым входом блока управлени .tz t,t-f te tg tioXIСумма- /пор 5г(xдCvfmwkmf- Vffft//ffff 3Составитель В.Савинов Редактор А.Дежнина Техред В.Кадар Корректор М.ШарошиЗаказ 3579/48 Тираж 730ПодписноеВНИИЖ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва Ж-35, Раушска наб., д.4/3Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4Фс1.Ъ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853997193A SU1330590A1 (ru) | 1985-11-04 | 1985-11-04 | Устройство дл контрол области работоспособности электронных блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853997193A SU1330590A1 (ru) | 1985-11-04 | 1985-11-04 | Устройство дл контрол области работоспособности электронных блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1330590A1 true SU1330590A1 (ru) | 1987-08-15 |
Family
ID=21212625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853997193A SU1330590A1 (ru) | 1985-11-04 | 1985-11-04 | Устройство дл контрол области работоспособности электронных блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1330590A1 (ru) |
-
1985
- 1985-11-04 SU SU853997193A patent/SU1330590A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 555353, кл.С 01 R 31/28, 1975. Авторское свидетельство СССР № 1228056, кл.С 01 R 31/28, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5561671A (en) | Self-diagnostic device for semiconductor memories | |
US3843893A (en) | Logical synchronization of test instruments | |
SU1330590A1 (ru) | Устройство дл контрол области работоспособности электронных блоков | |
SU1182526A1 (ru) | Система дл контрол и испытаний блоков пам ти бортовых ЭВМ | |
SU1168951A1 (ru) | Устройство дл задани тестов | |
SU1173415A1 (ru) | Устройство дл статистического контрол логических блоков | |
SU1647435A1 (ru) | Измеритель экстремумов напр жени | |
SU1374262A1 (ru) | Устройство дл регистрации простоев оборудовани | |
SU1176333A1 (ru) | Устройство дл контрол многовыходных цифровых узлов | |
SU1024990A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU708423A1 (ru) | Оперативное запоминающее устройство с самоконтролем | |
SU1605281A1 (ru) | Устройство дл обнаружени ошибок в блоках интегральной оперативной пам ти | |
SU1302325A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1667280A1 (ru) | Устройство дл контрол и резервировани информационно-измерительных систем | |
SU1444781A1 (ru) | Устройство дл формировани тестов | |
SU877622A1 (ru) | Устройство дл контрол интегральных блоков пам ти | |
SU1529293A1 (ru) | Устройство дл формировани тестовой последовательности | |
SU1228056A1 (ru) | Устройство дл контрол области работоспособности электронных блоков | |
SU634291A1 (ru) | Устройство дл контрол электрического монтажа | |
SU1265859A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU1252786A1 (ru) | Устройство дл контрол логических схем | |
SU1297061A1 (ru) | Устройство дл контрол распределени ресурсов | |
SU1269139A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1432612A2 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1424020A1 (ru) | Генератор тестов |