SU1297061A1 - Устройство дл контрол распределени ресурсов - Google Patents
Устройство дл контрол распределени ресурсов Download PDFInfo
- Publication number
- SU1297061A1 SU1297061A1 SU853962157A SU3962157A SU1297061A1 SU 1297061 A1 SU1297061 A1 SU 1297061A1 SU 853962157 A SU853962157 A SU 853962157A SU 3962157 A SU3962157 A SU 3962157A SU 1297061 A1 SU1297061 A1 SU 1297061A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- trigger
- group
- input
- inputs
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение относитс к вычислительной технике и может найти применение в современных высокопроизводительных вычислительных системах дл контрол корректности распределени ресурсов. Цель изобретени - повышение быстродействи контрол . Устройство содержит первый 1 и второй 2 регистры, триггер 3 режима, генератор 4 импульсов, первый триггер 5 управлени , элемент задержки 6, второй триггер 7 управлени , группы коммутаторов , кажда из которых содержит по п коммутаторов, где п - число контролируемых ресурсов, первый 9, второй 10, третий П, четвертый 12 элементы И, элементы ШШ 13. Устрой- ство позвол ет уменьшить врем дл обнаружени тупика за счет асинхронного определени тупиковых множеств (групп ресурсов). 1 табл., 3 ил. с S (Л tsD СО о О5
Description
11297061
Изобретение относитс к вычислительной технике и может найти применение в современных высокопроизводительных системах дл контрол корректности ресурсов.
Целью изобретени вл етс повышение быстродействи .
На фиг. 1 представлена функциональна схема предлагаемого устрой- ства дл контрол распределени ресурсов ; на фиг. 2 - временные диаграммы функционировани устройства; на фиг. 3 - пример графа распределени ресурсов и соответствующа ему матрица.
Устройство дл контрол распределени ресурсов содержит (фиг. 1) группу регистров 1 и регистр 2, триггер 3 режима, генератор 4 тактовых
10
t5
Элемент задержки 6 предназначен дл формировани импульсов, задержанных на врем ч , установки в нуль второго триггера 7 управлени . Врем задержки Т определ етс суммарным временем задержки на срабатывание п кdм fyтaтopoв.
Второй триггер 7 управлени предназначен дл формировани сигнала, управл ющего работой коммутаторов всех групп коммутаторов, а также первого 9 и второго 10 элементов И.
Каждый i-ый коммутатор S.j.i j-ой группы (itj) предназначен дл формировани сигнала обнаружени взаимодействи j-ro русурса с i-ым. Коммутатор 8.1.1 каждой 1-ой группы коммутаторов предназначен дл формировани сигнала, указьшающего на
импульсов, первый триггер 5, управле- 20 факт вовлеченности 1-го ресурса в НИН, элемент задержки 6, второй триг- тупик, гер 7 управлени , первую 8,. 1-8.п группы коммутаторов, кажда из которых содержит по п коммутаторов, где п - количество контролируемых ресурсов , первый 9, второй 10, третий 11 и четвертый 12 элементы И, элемент ИЛИ 13, группу 14 входов распределени ресурсов устройства, вход 15 пуска , выход 16, .(первый 17.1.1-17.1.1.
25
30
.п) - (первый 17.п.1-17.п.п) выходов соответственно первой - п-ой групп выходов первого регистра I.
Первый регистр 1 предназначен дл приема, хранени и вьздачи информации 35 о состо нии распределени ресурсов вычислительной системы. Причем каждому 1-ому ресурсу в регистре I соответствует 1- группа входов (выхоПервый элемент И 9 предназначен дл управлени работой триггера 3 режима. Второй элемент И 10 предназначен дл формировани сигнала, управл ющего работой триггера 5 управлени . Третий элемент И 11 предназначен дл формировани сигнала управлени работой элемента задержки 6 и второго триггера 7 управлени . Четвертый элемент И I2 предназначен дл формировани сигнала разрешени приема информации в регистр 1 о распределении ресурсов.
Элемент ИЛИ 13 предназначен дл формировани сигнала-признака тупиковой ситуации. Группа 14 информационных входов предназначена дл приема информации о распределении ресурсов
дов). Если 1-ым ресурсом владеет k-ый вычислительной системе. Вход 15 процесс, который еще запрашивает и пуска предназначен дл приема сигна- j-ый ресурс, то при приемке информа- ла, инициирующего начало работы уст- ции в регистр 1 в о-ый разр д 1-ой ройства. Выход 16 устройства предназ
группы запишетс единица, в противном случае нуль.
Второй регистр 2 предназначен дл фиксации номеров ресурсов, вовлеченных в тупик. Триггер 3 режима предназначен дл приема сигнала пуска устройства и формировани сигнала запуска генератора 4 импульсов. Генератор 4 импульсов предназначен дл формировани последовательности импульсов , (фиг. 2). Триггер 5 управлени предназначен дл формировани сигналов управлени работой устройства .
0
5
Элемент задержки 6 предназначен дл формировани импульсов, задержанных на врем ч , установки в нуль второго триггера 7 управлени . Врем задержки Т определ етс суммарным временем задержки на срабатывание п кdм fyтaтopoв.
Второй триггер 7 управлени предназначен дл формировани сигнала, управл ющего работой коммутаторов всех групп коммутаторов, а также первого 9 и второго 10 элементов И.
Каждый i-ый коммутатор S.j.i j-ой группы (itj) предназначен дл формировани сигнала обнаружени взаимодействи j-ro русурса с i-ым. Коммутатор 8.1.1 каждой 1-ой группы коммутаторов предназначен дл формировани сигнала, указьшающего на
0 факт вовлеченности 1-го ресурса в тупик,
0 факт вовлеченности 1-го ресурса в тупик,
5
0
35
Первый элемент И 9 предназначен дл управлени работой триггера 3 режима. Второй элемент И 10 предназначен дл формировани сигнала, управл ющего работой триггера 5 управлени . Третий элемент И 11 предназначен дл формировани сигнала управлени работой элемента задержки 6 и второго триггера 7 управлени . Четвертый элемент И I2 предназначен дл формировани сигнала разрешени приема информации в регистр 1 о распределении ресурсов.
Элемент ИЛИ 13 предназначен дл формировани сигнала-признака тупиковой ситуации. Группа 14 информационных входов предназначена дл приема информации о распределении ресурсов
вычислительной системе. Вход 15 пуска предназначен дл приема сигна- ла, инициирующего начало работы уст- ройства. Выход 16 устройства предназ
чен дл вьщачи сигнала-признака тупиковой ситуации в вычислительной системе.
Рассмотрим функционирование устройства на примере анализа состо ни вычислительной системы, представленного графом распределени ресурсов на фиг. 3.
В исходном состо нии все элементы пам ти наход тс в нулевом состо - НИИ (входы установки не показаны).
По сигналу пуска, поступающему на вход 15 пуска устройства, открьшает- с элемент И 9 и положительным потенциалом с его выхода триг.гер 3 ре
то ние. Одновременно устанавливаетс в нуль и триггер 5 равлени . Сигнал с единичного выхода триггера 3 режима запускает генератор 4 импульсов , который на своем выходе фор мирует последовательность импульсов (фиг. 2).
Первый импульс с выхода генератора 4 импульсов через открытый элемент И 10 поступает на единичный вход триггера 5 управлени , а также входы элементов И И и И 12. Элемент И 12 открьшаетс , и на его выходе формируетс сигнал положительной пол рности, который устанавливает регистр 2 в нулевое состо ние. По заднему фронту импульса с выхода генератора 4 тактовых импульсов через элемент И 10 триггер 5 управлени устанавливаетс в единичное состо ние, а по заднему фронту импульса с выхода элемента И 12 информаци о состо нии распределени ресурсов в вычислительной системе с группы 14 информационных входов записываетс в регистр 1.
В соответствии с графом распределени ресурсов, изображенным на фиг. 3, во второй разр д первой группы, в третий разр д второй группы , в четвертый разр д третьей группы и во второй разр д четвертой группы разр дов регистра 1 записьша- ютс единицы. Остальные разр ды остаютс в нулевом состо нии.
Второй импульс с выхода генератора 4 тактовых импульсов через открытый элемент И 10 поступает на второй вход элемента И П и открывает его. Единичный потенциал с выхода этого элемента устанавливает триггер 7 управлени в единичное состо ние, а также поступает на вход элемента задержки 6.
Сигнал с единичного выхода второг триггера 7 управлени запирает элементы И 9 и 10 и поступает на i-ые управл ющие входы всех коммутаторов каждой i-ой группы 8.1 коммутаторов (,4). Дл примера (фиг. 3), где п - максимально возможное число типов ресурсов в вычислительной системе .
В таблице приведены данные функ- ционировани групп коммутаторов и пор док одновременного срабатывани отдельных коммутаторов в каждой группе .
5
to
15
20
25
45
начени : 1 либо О
30
35
-на соответствующий информационный вход соответствующего коммутатора подаетс либо 1 либо 0;
на соответствующий управл ющий вход соответствующего коммутатора подан разрешающий потенциал с выхода второго триггера 7 управлени ;
первое срабатьшание соответствующих коммутаторов . Врем задержки на срабатывание определ етс временем задержки одного коммута- тсфа (одного элемента И и одного элемента ИЛИ);
второе срабатывание соответствующих коммутаторов; суммарное врем задержки определ етс уже временем срабатывани двух кo мyтaтo- ров (два элемента И и . два элемента ИЛИ); третье срабатьтание соответствующих коммутаторов; суммарное врем задержки равно времени срабатывани трех коммутаторов (три элемента И и три элемента ИЛИ).
45
40
0 О
о
0
о о
®
О
О
О
0
При поступлении на i-ые управл ющие входы всех коммутаторов каждой i-ой группы 8.1 коммутаторов положительного потенциала одновременно ера ботают (таблица): первый 8.2.1 и четвертый 8.2.4 коьв утаторы второй группы 8.2 коммутаторов, второй коммутатор 8.3.2 третьей группы 8.3 и третий коммутатор 8.4.3 четвертой группы 8.А коммутатарбЬ. Сигналы с их выходов поступают соответственно на первые и четвертые управл ющие входы всех коммутаторов второй группы 8.2 коммутаторов, на вторые jmpaB л ющие входы всех коммутаторов третьей группы 8.3 коммутаторов и на третьи управл ющие входы всех коммутаторов четвертой группы 8.4 коммутаторов . По этим сигналам сработают соответственно третий коммутатор 8.2.3 второй группы 8.2, первый 8.3.1 и четвертый 8.3.4 коммутаторы третьей группы 8.3 и второй коммутатор 8.4.2 четвертой группы 8.4. Сигналы с выходов активных коммутаторов поступают соответственно на третьи управл ющие входы всех коммутаторов второй группы 8.2 коммутаторов, первые и четвертые управл ющие входы всех коммутаторов третьей группы 8.3 коммутаторов и вторые управл ющие . входы всех коммутаторов четвертой группы 8.4 ко№1утаторов.
При этом сработают соответственно второй коммутатор 8.2.2 второй группы 8.2, третий 8.3.3 коммутатор третьей группы 8.3 и в четвертой группе 8.4 - четвертый коммутатор
5
0
0
5 ,
40
45
50
55
8.4.4. Сигналы с выходов этих коммутаторов поступают соответственно на второй, третий и четвертьш единичные входы второго регистра 2.
При этом элементом ИЛИ 13 формируетс сигнал наличи тупика. Признак наличи тупиковой ситуации выдаетс на выход 16 устройства.
По истечении кванта времени 7 , длительность которого равна времени задержки на срабатывание п коммутаторов , на выходе элемента задержки 6 формируетс импульс, который устанавливает триггер 7 управлени в нулевое состо ние. По заднему фронту импульса с единичного выхода этого триггера триггер 3 режима устанавливаетс в нулевое состо ние.
На единичном выходе триггера 3 режима формируетс низкий потенциал, который останавливает генератор 4 импульсов. На этом функционирование устройства в цикле контрол заканчиваетс . Номера ресурсов, вовлеченных в тупик, определ ютс по единичным значени м соответствующих разр дов второго регистра 2.
Формул 1 изобретени
Устройство дл контрол распределени ресурсов, содержащее регистры, группу регистров, триггер режима, п групп коммутаторов {где п - количество контролируемых ресурсов) и элемент ИЛИ, причем группа информационных входов устройства соединена с информационными входами регистров группы, каждый j-й выход (,п) 1-й группы выходов (,n). регистров группы соединен с j-ми информационными входами i-x коммутаторов с первой по п-ю групп, выход каждого i-ro коммутатора i-ой группы соединен с i-M информационным входом регистра, информационные выходы которого соединены с соответствующими входами элемента ИЛИ, о т л и ч а ю- щ е е с тем, что, с целью повышени быстродействи , в устройство введены генератор тактовых импульсов, первый триггер управлени , элемент задержки, второй триггер управлени и четыре элемента И, причем выход каждого коммутатора i-й группы () соединен с J-ми управл ющими входами
всех коммутаторов i-й группы, единичный выход второго триггера управлени соединен с инверсными входами первого и второго элементов И, с первыми управл ющими входами всех коммутаторов п групп, с тактовьм входом и входом установки в О триггера режима, выход которого соединен с входом пуска генератора тактовых импульсов , вход пуска устройства соединен с нулевым входом первого триггера управлени и пр мым входом первого элемент И, выход которого соединен с единичным входом триггера режима , выход генератора тактовых импульсов соединен с пр мым входом второго элемента И, выход которого соединен с первыми входами третьего и четверВход 15 П1/СК
Bb/Aoff триггера J
режимА Вылод генератора
Вы}(од триггера 5
Вы}(од элемента И12
Выход улемента ИП
Вы}(од триггера 1
70618 того элементов R, с единичным и тактовым входами первого триггера управлени , единичный и нулевой выходы первого триггера управлени соедине- 5 ны с вторыми входами соответственно третьего и четвертого элементов И, выход третьего элемента И соединен с единичным входом второго триггера управлени и через элемент задерж- 0 ки - с нулевым входом второго триггера управлени , выход четвертого элемента И соединен с тактовыми входами регистров группы и входом начальной установки регистра, выход 5 элемента ИЛИ вл етс выходом признака тупиковой ситуации устройства.
Фкг.2
/owo
rOQII 0001 0100/
Составитель И. Сафронова Редактор Т. Парфенова Техред 1Г.Сердюкова Корректор И. Муска
«.„
Заказ 783/53Тираж 673Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий П3035, Москва, Ж-35, Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Фуг.З
Claims (1)
- Формула изобретенияУстройство для контроля распределения ресурсов, содержащее регистры, группу регистров, триггер режима, η групп коммутаторов (где η - количество контролируемых ресурсов) и элемент ИЛИ, причем группа информационных входов устройства соединена с информационными входами регистров группы, каждый J-й выход (j = l ,п) ί-й группы выходов (ΐ=1,п). регистров группы соединен с J-ми информационными входами i-x коммутаторов с первой по η-ю групп, выход каждого i-ro коммутатора ΐ-ой группы соединен с i-м информационным входом регистра, информационные выходы которого соединены с соответствующими входами элемента ИЛИ, отличающееся тем, что, с целью повышения быстродействия, в устройство введены генератор тактовых импульсов, первый триггер управления, элемент задержки, второй триггер управления и четыре элемента И, причем выход каждого коммутатора i-й группы (i£j) соединен с J-ми управляющими входами всех коммутаторов i-й группы, единичный выход второго триггера управ7 ления соединен с инверсными входами первого и второго элементов И, с первыми управляющими входами всех коммутаторов η групп, с тактовым входом и входом установки в О триггера режима, выход которого соединен с входом пуска генератора тактовых импульсов , вход пуска устройства соединен с нулевым входом первого триггера управления и прямым входом первого элемент И, выход которого соединен с единичным входом триггера режима, выход генератора тактовых импульсов соединен с прямым входом второго элемента И, выход которого соединен с первыми входами третьего и четвертого элементов И, с единичным и так товым входами первого триггера управления , единичный и нулевой выходы первого триггера управления соедине5 ны с вторыми входами соответственно третьего и четвертого элементов И, выход третьего элемента И соединен с единичным входом второго триггера управления и через элемент задерж70 ки - с нулевым входом второго триггера управления, выход четвертого элемента И соединен с тактовыми входами регистров группы и входом начальной установки регистра, выход 75 элемента ИЛИ является выходом призна ка тупиковой ситуации устройства.ΓΊ вход 15 Пуск”Выход триггера 3 режима выход генератора ρη ρη ρη ρη р|Выход триггера 5Выход элементаИ12 Выход элементаИ11Выход триггера 7I— п п гФиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853962157A SU1297061A1 (ru) | 1985-10-09 | 1985-10-09 | Устройство дл контрол распределени ресурсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853962157A SU1297061A1 (ru) | 1985-10-09 | 1985-10-09 | Устройство дл контрол распределени ресурсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1297061A1 true SU1297061A1 (ru) | 1987-03-15 |
Family
ID=21200319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853962157A SU1297061A1 (ru) | 1985-10-09 | 1985-10-09 | Устройство дл контрол распределени ресурсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1297061A1 (ru) |
-
1985
- 1985-10-09 SU SU853962157A patent/SU1297061A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1015385, кл. G 06 F 11/00, 1983. International Jornal of Systems Science, 1979, v. 10, № 5, p. 477- 483, Fig 3. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1297061A1 (ru) | Устройство дл контрол распределени ресурсов | |
SU1288697A1 (ru) | Устройство дл отработки временных интервалов | |
SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
SU1314334A1 (ru) | Устройство дл поиска максимального числа | |
SU1241225A1 (ru) | Устройство дл определени параметров импульсных сигналов | |
SU1053165A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1330590A1 (ru) | Устройство дл контрол области работоспособности электронных блоков | |
SU1298742A1 (ru) | Генератор случайного процесса | |
SU1305691A2 (ru) | Многоканальное устройство ввода информации | |
SU1160260A1 (ru) | "cпocoб дeфektaции пoдшипhиkob kaчehия" | |
SU1529221A1 (ru) | Многоканальный сигнатурный анализатор | |
SU1352627A1 (ru) | Многофазный тактовый генератор | |
SU1247947A1 (ru) | Устройство дл извлечени многозначного ответа из ассоциативной пам ти | |
SU1295426A1 (ru) | Устройство дл классификации сигналов объектов | |
RU1809398C (ru) | Устройство дл функционального контрол больших интегральных схем | |
SU1310822A1 (ru) | Устройство дл определени старшего значащего разр да | |
SU1363184A1 (ru) | Устройство дл ранжировани чисел | |
SU1416964A1 (ru) | Устройство дл инициативного ввода адреса | |
SU1555705A1 (ru) | Устройство дл формировани тестовых воздействий | |
SU1302325A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1298940A1 (ru) | Устройство выбора каналов | |
SU1429117A1 (ru) | Устройство дл анализа выходных реакций контролируемой цифровой схемы | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU552604A1 (ru) | Устройство дл сопр жени каналов | |
SU1562966A1 (ru) | Устройство дл выбора асинхронных сигналов по критерию М из N |