SU1322484A1 - Самодиагностируемый шифратор - Google Patents
Самодиагностируемый шифратор Download PDFInfo
- Publication number
- SU1322484A1 SU1322484A1 SU864021671A SU4021671A SU1322484A1 SU 1322484 A1 SU1322484 A1 SU 1322484A1 SU 864021671 A SU864021671 A SU 864021671A SU 4021671 A SU4021671 A SU 4021671A SU 1322484 A1 SU1322484 A1 SU 1322484A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- encoder
- output
- input
- elements
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и может использоватьс в цифровых вычислительных системах . Изобретение позвол ет повысить достоверность шифратора за счет того, что на его выходах формируютс помимо информационных контрольные разр ды кода. Шифратор содержит элементы ИЛИ 1-6, 8-11 и сумматоры 7, 12, 13 по модулю два. 1 ил. Г///) if Уз Хъ Уг Хг У1 с сл с
Description
Изобретение относитс к вычисли™ тельной технике и может использоватьс в цифровых вычислительных системах
Цель изобретени - повьппение до- стоверности шифратора.
На чертеже представлена функциональна схема шифратора.
Шифратор содержит первьп4 - п тый, дес тый элементы ИЛИ 1-6, первый суммйтор 7 по модулю два, шестой - дев тый элементы ИЛИ 8-11 и третий, второй сумматоры 12 и 13 по модулю два.
Шифратор работает следуюЕ1им образом .
Пусть на первый вход шифратора поступает сигнал, соответствующий двоичному коду 100. Тогда через элемент ИЛИ 1 поступает сигнал логической единицы на третий информационный выход из шифратора и на первый вход сумматора 7 по модулю два, на второй вход которого поступает сигнал логического нул с выхода элемента 2 ИЛИ так как на входах 000,°001,010 ,011 присутствуют сигналы логического нул . С выхода К„ поступает сигнал логической единицы. Сигнал логической единицы присутствует только на выходах элементов ИЛИ 1 и 6. С выхода : элемента 6 сигнал логической единицы через элемент ИЛИ 11 поступает на вход сумматора 12 по модулю два, а через элемент ИЛИ 10 на вход сумматора 3 по модулю два. На выходы К, и Kjвыдаютс сигналы логической единицы , а на выходы У, , Y - логического нул . Таким образом, на выходах Y,, У, УЗ формируетс код 100, а на выходах К,, Kj, Кз - код 111, что сви-
детельствует об отсутствии неисправности .
Если, например, одновременно возбудились первый, второй входы шифратора , то с выходов элементов ИЛИ 1 н 2 на входы сумматора 7 по модулю два поступают сигналы логической единицы и на выходе сумматора 7 по витс сигнал логического нул , свидетельствующий о неисправности.
Аналогично будет работать шифратор и при неисправности элементов ИЛИ или при возбу сдении более одного входа шифратора, что повышает достоверность шифратора.
ВНИИПИ Заказ 2878/55
Произв.-по;шгр. пр-тие, г. Ужгород, ул. Проектна 4
Claims (1)
- Формула изобретениСамодиагностируемый шифратор, со- держаш 1й первый - дес тый элементы ИЛИ, первые входы первого, второго элементов ИЛИ вл ютс соответственно первым, вторым входами шифратора, второй, третий, четвертый входы первого элемента ИЛИ объединены с первыми входами соответственно третьего четвертого., п того элементов ИЛИ и вл ютс третьим, четвертым, п тым входами шифратора, второй, третий, четвертый нходы второго элемента ИЛИ объединены с вторыми входами соответственно третьего, четвертого, п того элементов ИЛИ и вл ютс шестым, „ седьмым, восьмым входами шифратора, выход .третьего элемента ИЛИ соединен с первыми входами шестого, седьмого элементов ИЛИ, выходы которых вл ютс соответственно первым, вторым информационными входами шифратора, выход четвертого элемента.ИЛИ соединен с вторым входом шестого элемента ИЛИ и первым входом восьмого элемента ИЛИ, выход п того элемента ИЛИ соединен .с первым входом дев того элемента ИЛИ, отличающий- с тем, что, с целью повышени достоверности шифратора, в него введены сумматоры по модулю два, выход первого элемента ИЛИ соединен с первым входом первого сумматора по модулю два и вл етс третьим информационным выходом шифратора, выход второго элемента И.ПИ соединен с вторым входом первого сумматора по модулю два, первый, второй.входы дес того элемента ИЛИ подключены соответственно к первому, второму входам шифратора, выход дес того элемента ИЛИ соединен с вторыми входами восьмого , дев того элементов ИЛИ, выходы которых соединены с первыми входами соответственно второго, третьего сумматоров по модулю два, вторые входы которых подключены к выходам соответственно седьмого, шестого элементов ИЛИ, второй вход седьмого элемента ИЛИ подключен к выходу п того элемента ИЛИ, выходы первого - третьего сумматоров по модулю два вл ютс соответственно первым - третьим контрольньми выходами шифратораТираж 901Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864021671A SU1322484A1 (ru) | 1986-02-12 | 1986-02-12 | Самодиагностируемый шифратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864021671A SU1322484A1 (ru) | 1986-02-12 | 1986-02-12 | Самодиагностируемый шифратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1322484A1 true SU1322484A1 (ru) | 1987-07-07 |
Family
ID=21221405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864021671A SU1322484A1 (ru) | 1986-02-12 | 1986-02-12 | Самодиагностируемый шифратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1322484A1 (ru) |
-
1986
- 1986-02-12 SU SU864021671A patent/SU1322484A1/ru active
Non-Patent Citations (1)
Title |
---|
Преснухин Л. Н., Нестеров П. В. Цифровые вычислительные машины. - М.: Высша школа, 1981, с. 224, рис.3.75. Тутевич В. Н. Телемеханика.- М.: Высша школа, 1985, с. 208, рис. 8.7. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lin et al. | Theory and design of t-error correcting and d (d> t)-unidirectional error detecting (t-EC d-UED) codes | |
SU1322484A1 (ru) | Самодиагностируемый шифратор | |
US4723245A (en) | IC chip error detecting and correcting method including automatic self-checking of chip operation | |
US20010010084A1 (en) | Memory fault diagnosis and data restoration method, and memory apparatus using the same | |
US4053879A (en) | Fail safe digital code rate generator | |
SU1179345A1 (ru) | Устройство дл контрол восьмиразр дного дешифратора | |
US4739504A (en) | IC chip error detecting and correcting method | |
RU2015543C1 (ru) | Устройство для мажоритарного выбора сигналов | |
JP3309293B2 (ja) | ロータリエンコーダ | |
SU1156077A1 (ru) | Мажоритарно-резервированное устройство | |
SU1136168A1 (ru) | Устройство дл контрол информации по модулю два | |
SU983711A1 (ru) | Устройство дл контрол двоично-п теричного кода | |
SU1689945A2 (ru) | Сумматор последовательного действи | |
SU945958A1 (ru) | Генератор рекуррентной последовательности импульсов с самоконтролем | |
SU1352490A1 (ru) | Устройство дл коррекции ошибок | |
SU1615724A1 (ru) | Устройство дл контрол двоичного кода на четность | |
SU1283743A1 (ru) | Устройство дл контрол преобразовани информации | |
SU1302327A1 (ru) | Запоминающее устройство с исправлением модульных ошибок | |
SU1705830A1 (ru) | Устройство дл контрол дешифратора | |
SU1478218A1 (ru) | Устройство дл контрол информации | |
SU962959A1 (ru) | Адаптивное резервированное устройство | |
SU1621199A1 (ru) | Мажоритарно-резервированное устройство | |
SU622086A1 (ru) | Устройство дл кодировани | |
SU1238073A1 (ru) | Контролируемый сумматор | |
RU1817248C (ru) | Устройство дл исправлени ошибок 2-кодов Фибоначчи |