SU1312556A1 - Interface for asynchronous linking of digital flows - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых системах передачи данных дл  сопр жени  источника информации с каналом св зи. Целью изобретени   вл етс  упрощение устройства и повьппение его надежности путем совмещени  функций асинхронного со .пр жени  и перезаписи информации в одном запоминающем блоке. Цель достигаетс  тем, что в устройство, содержащее фазовый компаратор 1, триггер 2 команд, блок 3 синхронизации, распределитель 4 записи и оперативный запоминающий блок 5, введены два регистра сдвига и коммутатор сигналов. В оперативном запоминающем блоке 5 совмещаютс  функции асинхронного сопр жени  и формировани  выходного сигнала непосредственно на отводимых дл  передачи временных позици х канала св зи. Кроме этого, устройство позвол ет передавать дополнительно низкочастотную информацию на позици х стаффинга без использовани  дополнительной несущей, что повышает его функциональные возможности. Устройство может обеспечить также некоторое снижение остаточных фазовых флуктуации по сравнению с прототипом за счет сравнени  на фа-зовом компараторе гладких последовательностей и формировани  более точной аппроксимации действующего сигнала расстройки триггером команд. 2 ил. Btasaff (Л оо to ел СП оThe invention relates to computing and can be used in digital data transmission systems to interface a source of information with a communication channel. The aim of the invention is to simplify the device and increase its reliability by combining the functions of asynchronous processing and rewriting information in one storage unit. The goal is achieved in that a device containing a phase comparator 1, a trigger 2 commands, a synchronization unit 3, a recording distributor 4 and an operational storage unit 5, has two shift registers and a signal switch. In the operational storage unit 5, the functions of asynchronous interfacing and generating the output signal are combined directly at the temporary positions of the communication channel that are removed for transmission. In addition, the device allows additional low-frequency information to be transmitted to the stuffing positions without the use of an additional carrier, which enhances its functionality. The device can also provide some reduction in residual phase fluctuations compared to the prototype by comparing smooth sequences on the phase comparator and forming a more accurate approximation of the actual detuning signal by trigger commands. 2 Il. Btasaff (L oo to ate joint venture about

Description

10ten

1515

2020

2525

Изобретение относитс  к вычислиельной технике и электросв зи и моет использоватьс  в передатчиках цифовых систем передачи, использующих етод двустороннего стаффинга с двух- омйндным управлением.The invention relates to computing technology and telecommunications and can be used in digital transmission systems transmitters using the method of two-way dual-controlled stuffing.

Цель изобретени  - упрощение устройства и повышение его надежности за счет совмещени  функций асинхронного сопр жени  и перезаписи информации на отводимые позиции канала св зи в одном оперативном запоминающем блоке.The purpose of the invention is to simplify the device and increase its reliability by combining the functions of asynchronous pairing and rewriting information to the retracted positions of the communication channel in one operative storage unit.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональна  схема распределител  записи.FIG. 1 is a block diagram of the device; in fig. 2 - functional scheme of the recording distributor.

Устройство содержит (фиг. 1) фазовый компаратор 1, триггер (формирователь ) 2 команд, блок 3 синхронизации , распределитель 4 записи, оперативный запоминающий блок 5, регистры 6 и 7 сдвига и коммутатор 8 сигналов ,The device contains (Fig. 1) phase comparator 1, a trigger (driver) 2 commands, a synchronization unit 3, a record distributor 4, an operational storage unit 5, shift registers 6 and 7 and a switch 8 signals,

Распределитель 4 записи (фиг. 2) содержит последовательно соединенные управл емый делитель 9 частоты, первый и второй делители 10 и 11 частоты , первый и второй элементы И 12 и 13, элементы ИЛИ 14 и И-НЕ 15.The valve distributor 4 (Fig. 2) comprises a series-connected controlled frequency divider 9, first and second frequency dividers 10 and 11, first and second elements AND 12 and 13, elements OR 14 and AND-15.

Устройство содержит также выходы 16-19 распределител  4 записи, выходы 20-25 блока 3 синхронизации и выход 26 триггера 2,The device also contains outputs 16-19 of the distributor 4 records, outputs 20-25 of the synchronization unit 3 and output 26 of the trigger 2,

Устройство работает следующим образом .The device works as follows.

Вводимый информационный сигнал и сопровождающий его хронирующий (тактирующий ) сигнал поступают на входы регистра 6, в котором информационный сигнал преобразуетс  в параллельную форму и в таком виде поступает , на информационные входы оперативного запоминающего блока 5, выполненного в виде многоцелевого регистра с раздельной адресацией записи и считывани  информации. Процессом записи информации управл ет распределитель 4, вырабатывающий на своем выходе 16 необходимые сигналы. Непосредственно запись информации осуществл етс  в момент действи  тактового импульса на выходе 17 распределител  4,The input information signal and the accompanying clock (clocking) signal are fed to the inputs of register 6, in which the information signal is converted into parallel form and in this form is sent to the information inputs of the operative storage unit 5, made in the form of a multi-purpose register with separate write and read address information. The information recording process is controlled by the distributor 4, which produces the necessary signals at its output 16. Information is directly recorded at the moment of the clock pulse at the output 17 of the distributor 4,

Считывание информации из оператив- ,с ного запоминающего блока 5 осуществл етс  по сигналам от блока 3, формирующего на адресных входах считывани  оперативного запоминающего бло30The information is read from the on-line memory block 5 by signals from block 3, which generates an on-line memory block at the address inputs.

3535

4040

4545

5050

ка 5 став пози запо лель прео форм руем обра рует отве пози запиka 5, becoming a position, the prefix preobrame will answer the record

пото пере нени ютс  ра ра 8 дит тоты вующ щей блок част етс  запи поми чени торо их мом рас дей допу мых ни  выр вход 2 в ких око тывthe flow of the clock is 8 times the blocking unit is partly recorded by the short of the range of the lower limit input 2 in the middle

фор нем обр ный дае а в мех л е вс тел канthe shape of it is given in a fur le vs tel kan

ка 5 сигналы, соответствующие предоставл емым в канале св зи тактовым позици м. Считанный из оперативного запоминающего блока 5 сигнал в параллельной форме с помощью регистра 7 преобразуетс  в последовательную форму по управл ющему сигналу, формируемому на вьЕХОде 22 блока 3. Таким образом, на выходе регистра 7 формируетс  выходной сигнал, занимающий отведенные в канале св зи временные позиции без дополнительной перезаписи .5 signals corresponding to the clock positions provided in the communication channel. The signal read out from the operational storage unit 5 in parallel form with the help of register 7 is transformed into a serial form according to the control signal generated on ALL 22 block 3. Thus, at the output register 7, an output signal is formed that occupies the time positions allocated in the communication channel without additional rewriting.

5five

00

5five

,с ,with

00

5five

00

4545

00

Выравнивание скоростей вводимого потока и синхронной несущей, а также передача команд управлени  и заполнение позиций стаффинга осуществл ютс  с помощью фазового компаратора 1, формировател  2 и коммутатора 8. Фазовый компаратор 1 производит сравнение фаз субгармоники частоты вводимого потока и соответствующей субгармоники импульсной несущей , вырабатываемой на выходе 23 блока 3. В качестве субгармоники частоты вводимого сигнала используетс  соответствующий адресный сигнал записи информации в оперативном запоминающем блоке 5. Номинальные значени  сравниваемых фазовым компаратором 1 частот равны, однако ввиду их несинхронности в произвольный момент времени-может действовать расстройка любого знака. Границы действующей расстройки определ ютс  допусками на стабильность сравниваемых частот. По результатам сравнени  сигналов фазовый компаратор 1 вырабатывает сигнал, поступающий на вход формировател  2. Формирователь 2 вырабатывает один из двух логических уровней - команду управлени  по окончании позиции стаффинга, вырабатываемой блоком 3.The alignment of the speeds of the input stream and the synchronous carrier, as well as the transfer of control commands and filling stuffing positions are carried out using the phase comparator 1, the driver 2 and the switch 8. The phase comparator 1 compares the phases of the subharmonic frequency of the input stream and the corresponding subharmonics of the pulse carrier produced at the output 23 block 3. As the subharmonic frequency of the input signal, the corresponding address information recording signal is used in the random access memory 5. Nom The actual values of the frequencies compared by the phase comparator 1 are equal, however, due to their non-synchronism at an arbitrary time, a detuning of any sign can act. The limits of the effective detuning are determined by the tolerances on the stability of the compared frequencies. According to the results of the comparison of signals, phase comparator 1 generates a signal arriving at the input of shaper 2. Shaper 2 produces one of two logical levels — a control command at the end of the stuffing position produced by block 3.

В представл емом дл  передачи информации канале св зи при двустороннем стаффинге все отводимые позиции образуют основной и дополнительный каналы. В основном канале передаетс  вводимый асинхронный сигнал, а в дополнительном - передаютс  по- мехозащищенные (состо щие из несколь- бит) команды управлени  и вьще- л етс  циклически следующа  позици  вставки. При этом позиции дополнительного канала в предоставл емом канале св зи равномерно распределеныIn the communication channel presented for the transmission of information in case of bilateral stuffing, all diverted positions form the primary and secondary channels. In the main channel, the input asynchronous signal is transmitted, and in the additional channel, the anti-noise (multi-bit) control commands are transmitted and the cyclic next position of the insert is inserted. In this case, the positions of the additional channel in the provided communication channel are evenly distributed.

3131255631312556

с целью повышени  помехоустойчивости к сосредоточенным помехам.in order to improve noise immunity to concentrated interference.

Выравнивание с коростей вводимого потока и отводимой несущей основного канала осуществл етс  с помощью пози- 5 ции вставки. В случае, если в отдельном цикле скорость вводимого потока превышает скорость основного канала, на позиции вставки передаетс  бит инпервом входе фазового компар На выходе 21 действуют такто следовательность канала св з выходе 22 - тактова  последо ность с частотой в п раз ниже разр дность слова оперативног минающего блока 7. Адресные с на выходе 20 блока 3 формирую соответствии с выдел емыми длThe alignment of the input stream and the main carrier channel being withdrawn from the bones is carried out using the insertion position 5. If in a separate cycle the speed of the input stream exceeds the speed of the main channel, a bit is transmitted at the insertion position in the first input of the phase compass. At output 21, the channel sequence is applied to the output at 22 times the frequency of the word operative block 7. Address with the output 20 of block 3 form according to the allocated for

формации вводимого потока, в против- дачи позици ми канала св зи.formations of the input stream, in contrast to the positions of the communication channel.

ном случае бли зка  по времени позици  к позиции вставки основ.ного -канала и сама позици  вставки  вл ютс  балластными, т.е. не несут информации вводимого потока. Кажда  из указанных ситуаций сопровождаетс  - передачей соответствующей команды управлени  на отведенных позици х дополнительного канала. В тех циклах, в которых позици  вставки  вл етс  балластной, на ней может быть организована передача дополнительной низкочастотной информации.In the notable case of close timing, the position to the insertion position of the main channel and the insertion position itself are ballast, i.e. do not carry information input stream. Each of these situations is accompanied by the transfer of the corresponding control command at the allotted positions of the additional channel. In those cycles in which the insertion position is ballast, additional low frequency information can be transmitted on it.

Заполнение информацией равномерно следующих позиций дополнительного ка нала осуществл етс  в .коммутаторе 8 по управл ющим сигналам выходов 18 и 19 распределител  4 и формировател  2. На позици х основного канала и на позици х вставки, используемой дл  передачи основной информации, . на выход коммутатора 8 проходит вводимый сигнал с регистра 6. На позици х , отведенных дл  передачи команд управлени , на выходе коммутатора 8 действует логический уровень с выхода формировател  2, а на позици х вставки, не использующихс  дл  передачи основной информации, на выход коммутатора 8 поступает сигнал второго информационного входа. Таким образом , в оперативный запоминающий блок 5 записываетс  вс  информаци , следующа  как в основном, так и в дополнительном каналах.The following positions of the additional channel are filled with information uniformly in the switch 8 via the control signals of the outputs 18 and 19 of the distributor 4 and the former 2. At the positions of the main channel and at the positions of the insert used for transmitting the main information,. the output of the switch 8 passes the input signal from the register 6. At the positions reserved for the transfer of control commands, the output of the switch 8 has a logic level from the output of the former 2, and at the insertion points that are not used to transmit the main information to the output of the switch 8 The second information input signal is received. Thus, in the operational storage unit 5, all information is recorded, both in the main channel and in the additional channels.

Блок 3 синхронизации  вл етс  блоком общего назначени , в состав которого вход т задающий генератор, делители частоты и формирователи необходимых импульсных позиций. На вькоде 25 формируетс  позици  вставки, следующа  с частотой циклов асинхронного ввода, на выходе 24 действует короткий фазирующий импульс, также следующий с частотой циклов асинхронного ввода. На выходе 23 действует импульсна  последовательность с частотой , номинально равной частоте наThe synchronization unit 3 is a general purpose unit, which includes a master oscillator, frequency dividers and shapers of the necessary pulse positions. In the code 25, an insertion position is formed, which follows the frequency of asynchronous input cycles, and at output 24 a short phasing pulse acts, and the next one with the frequency of asynchronous input cycles. At output 23, a pulse sequence operates with a frequency nominally equal to the frequency at

первом входе фазового компаратора 1. На выходе 21 действуют тактова  последовательность канала св зи, а на выходе 22 - тактова  последовательность с частотой в п раз ниже, гдеп - разр дность слова оперативного запоминающего блока 7. Адресные сигналы на выходе 20 блока 3 формируютс  в соответствии с выдел емыми дл  передачи позици ми канала св зи.the first input of the phase comparator 1. At the output 21, the clock sequence of the communication channel is in effect, and at the output 22 - the clock sequence with a frequency that is n times lower, where η is the word size of the operational storage unit 7. with dedicated communication channel positions for transmission.

1515

2525

30thirty

-20 -20

Распределитель 4 записи дл  рассматриваемого примера работает следующим образом (фиг. 2).The valve distributor 4 for the considered example works as follows (FIG. 2).

Нд вход цепочки делителей 9-11 поступает хронирующий сигнал вводимого потока. Коэффициент делени  управл емого делител  9 равен числу информационных разр дов слова оперативного запоминающего блока 5, а общий коэффициент делени  m всего делител  - емкости пам ти оперативного запоминающего блока 5 (в данном примере пусть , ). На выходе элемента И 12 формируетс  тактова  последовательность записи информации в оперативный запоминающий блок 5. Коэффициент делени  делител  10 равен 4, второго делител  11 частоты - 2 . Импульсом с выхода 24 блока 3 производитс  фазировка делител  11 частоты по его установочному входу один раз за цикл асинхронного ввода. Адресные сигналы записи информации снимаютс  с выходов делителей 10 и 11. 5 Коэффициент делени  делител  9 уменьшаетс  на единицу при формировании позиции дополнительного канала (в данном примере это кажда  1б-  позици ) путем подачи на управл ющий вход делител  9 сигнала с элемента И 13. При этом за счет по влени  управл ющего сигнала на соответствующем входе, коммутатор 8 подключает к икформаци- онному входу сигнал с выхода формировател  2 команд, т.е. в соответствующую  чейку оперативного запоминающего блока 5 записываетс  очередной символ текущей команды. За полный цикл асинхронного ввода таким образом будут вписаны все символы команды.The input to the chain of dividers 9-11 receives the timing signal of the input stream. The division factor of the controlled divider 9 is equal to the number of information bits of the operative storage unit 5, and the total division factor m of the total divider is the memory capacity of the operational storage unit 5 (in this example, let). At the output of the element 12, a clock sequence of recording information in the operational storage unit 5 is formed. The division factor of divider 10 is 4, the second divider 11 of frequency is 2. The pulse from output 24 of unit 3 produces the phasing of the frequency divider 11 at its installation input once per asynchronous input cycle. The address signals of the information recording are removed from the outputs of dividers 10 and 11. 5 The division factor of divider 9 decreases by one when forming the position of the additional channel (in this example it is each 1b-position) by supplying the signal from element 13 to the control input of divider 9. This is due to the appearance of the control signal at the corresponding input, the switch 8 connects to the information input the signal from the output of the driver 2 commands, i.e. The next character of the current command is written to the corresponding cell of the operational storage unit 5. For the full cycle of asynchronous input, all the characters of the command will be entered in this way.

При поступлении по входу 25 сигнала позиции вставки на входы элементов ИЛИ 14 и И-НЕ 15 в зависимости от значени  очередной команды формировател  2 управлени  на входе 26, на выходе элемента И 13 по в тс  либо два подр д следующих управл ющихWhen the input position of the input of the elements of the OR 14 and NAND 15 is received at the input 25, depending on the value of the next command of the control maker 2 control at the input 26, the output of the AND 13 element is either in two or two sub-controls

4040

00

513513

импульса, либо не по витс  ни одного В первом случае коммутатор 8 сигна- лоп пропустит на свой выход сигнал второго информационного входа, а во втором случае - вводимый цифровой поток, действующий на его первом информационном входе, и таким образом на позиции вставки и близкой к ней позиции основного канала будут вписаны сигналы от основного или дополнительного информационных выходов источника информации.impulse or not in the first case. In the first case, the switch 8 signals will pass a second information input signal to its output, and in the second case an input digital stream acting on its first information input, and thus at the insertion position and close to the positions of the main channel will contain the signals from the main or additional information outputs of the information source.

На приемной станции дл  уменьшени  объема оборудовани  также может использоватьс  принцип, аналогичный предложенному, т.е. сигнал введенного потока непосредственно на прин тых позици х вписываетс  в оперативный запоминающий блок, а считывание производитс  по сигналам соответствующего распределител  считывани , управл емого тактовой частотой, вырабатываемой генератором с ФАПЧ, однако может использоватьс  и одно из известных устройств. Синхронизаци  цикла асинхронного ввода св зана с общим циклом полного формируемого потока и осуществл етс  с помощью группового устройства цикловой синхронизации.At the receiving station, to reduce the volume of equipment, a principle similar to that proposed can also be used, i.e. The input stream signal directly at the received positions fits into the random access memory block, and the readout is performed using the signals of the corresponding read distribution distributor controlled by the clock frequency generated by the PLL generator, however one of the known devices can be used. The synchronization of the asynchronous input cycle is associated with the total cycle of the total formed flow and is performed using a group frame synchronization device.

Формула .изобретени Invention Formula

Устройство дл  асинхронного сопр жени  цифровых потоков, содержащее , оперативный запоминающий, блок, вход адреса записи которого соединен с первым выходом распределител  записи и первым входом фазового компаратора , выходом подключенного к информационному входу триггера команд, и блок синхронизации, отличающеес  тем, что, с целью упрощени  устройства и повьшюни  его надежности за счет совмещени  функций асинхронного сопр жени  и перезаписи информации на отводимые пози66A device for asynchronous interface of digital streams, containing, operational memory, a block, the entry address of the record of which is connected to the first output of the recording distributor and the first input of the phase comparator, the output connected to the information input of the command trigger, and a synchronization unit characterized in that simplify the device and improve its reliability by combining the functions of asynchronous pairing and rewriting information on the allotted positions66

ции канала св зи в одном оперативном запоминающем блоке, в устройство введены два регистра сдвига и коммутатор сигналов, причем первый информационный вход коммутатора сигналов соединен с выходом первого регистра сдвига, группа вькодов которого и выход коммутатора сигналов подключены к информационному входуcommunication channel in one random access memory block, two shift registers and a signal switch are entered into the device, the first information input of the signal switch is connected to the output of the first shift register, the group of which codes and the output of the signal switch are connected to the information input

оперативного запоминающего блока,operational storage unit,

тактовьш вход и адресный вход считывани  которого соединены соответственно с вторым выходом распределител  записи и первьп выходом блокаa clock input and address read input of which are connected respectively to the second output of the recording distributor and the first output of the block

синхронизации, информационный выход - с информационньм входом второго регистра сдвига, выход которого  вл етс  выходом устройства дл  подключени  к информационному входуsynchronization, information output - with the information input of the second shift register, the output of which is the output of the device for connection to the information input

канала св зи, а тактовый вход и вход разрешени  соответственно соединены с вторым и третьими выходами блока синхронизации, четвертый и п тый выходы которого подключены соответственно к второму входу фазового компаратора и установочному входу распределител  записи, синхронизирую- ЩИ.Й вход которого подключен к шестому выходу блока синхронизации и син- хровходу триггера команд, выходом соединенного с управл ющим входом распределител  записи, третий и четвертый выходы которого и выход триггера команд соединены с управл ющимcommunication channel, and the clock input and the resolution input are respectively connected to the second and third outputs of the synchronization unit, the fourth and fifth outputs of which are connected respectively to the second input of the phase comparator and the setup input of the recording distributor, the synchronizing BCH input of which is connected to the sixth output the synchronization unit and the sync input trigger of the commands, the output connected to the control input of the recording distributor, whose third and fourth outputs and the output of the command trigger are connected to the control

входом коммутатора сигналов, а тактовый вход  вл етс  входом устройства дл  подключени  выхода сигнала сопровождени  данных источника информации и соединен с тактовым входомsignal switch input, and the clock input is the device input for connecting the output of the signal tracking information source data and connected to the clock input

первого регистра сдвига, информаци- онный вход которого и второй информационный вход коммутатора сигналов  вл ютс  соответствующими входами устройства дл  подключени  основного и дополнительного информационных выходов источника информации .the first shift register, the information input of which and the second information input of the signal switch are the corresponding inputs of the device for connecting the main and additional information outputs of the information source.

На t onnapamop 1On t onnapamop 1

Claims (1)

Формула .изобретенияClaim Устройство для асинхронного сопряжения цифровых потоков, содержащее. оперативный запоминающий, блок, вход адреса записи которого соединен с первым выходом распределителя записи и первым входом фазового компаратора, выходом подключенного к информационному входу триггера команд, и блок синхронизации, отличающееся тем, что, с целью упрощения устройства и повышения его надежности за счет совмещения функций асинхронного сопряжения и перезаписи информации на отводимые пози ции канала связи в одном оперативном запоминающем блоке, в устройство' введены два регистра сдвига и коммутатор сигналов, причем первый информационный вход коммутатора сигналов соединен с выходом первого регистра сдвига, группа выходов которого и выход коммутатора сигналов подключены к информационному входу оперативного запоминающего блока, тактовый вход и адресный вход считывания которого соединены соответственно с вторым выходом распределителя записи и первым вькодом блока синхронизации, информационный выход - с информационным входом второго регистра сдвига, выход которого является выходом устройства для подключения к информационному входу канала связи, а тактовый вход и вход разрешения соответственно соединены с вторым и третьими выходами блока синхронизации, четвертый и пятый выходы которого подключены соответственно к второму входу фазового компаратора и установочному входу распределителя записи, синхронизирующий вход которого подключен к шестому выходу блока синхронизации и синхровходу триггера команд, выходом соединенного с управляющим входом распределителя записи, третий и четвертый выходы которого и выход триггера команд соединены с управляющим входом коммутатора сигналов, а тактовый вход является входом устройства для подключения выхода сигнала сопровождения данных источника информации и соединен с тактовым входом первого регистра сдвига, информаци- ^; онный вход которого и второй информационный вход коммутатора сигналов являются соответствующими входами устройства для подключения основного и дополнительного информационных выходов источника информации.A device for asynchronously pairing digital streams, comprising. random access memory, a unit whose recording address input is connected to the first output of the recording distributor and the first input of a phase comparator, the output of a command trigger connected to the information input, and a synchronization unit, characterized in that, in order to simplify the device and increase its reliability by combining functions asynchronous pairing and dubbing of information to the allocated positions of the communication channel in one random access memory unit, two shift registers and a signal switch are introduced into the device, the first and the information input of the signal switch is connected to the output of the first shift register, the group of outputs of which and the output of the signal switch are connected to the information input of the random access memory, the clock input and the read-in address of which are connected respectively to the second output of the recording distributor and the first input of the synchronization block, the information output to information input of the second shift register, the output of which is the output of the device for connecting to the information input of the communication channel, and cycles the first input and the permission input are respectively connected to the second and third outputs of the synchronization unit, the fourth and fifth outputs of which are connected respectively to the second input of the phase comparator and the installation input of the recording distributor, the synchronizing input of which is connected to the sixth output of the synchronization unit and the sync input of the command trigger, the output connected to the control input of the recording distributor, the third and fourth outputs of which and the output of the command trigger are connected to the control input of the signal switch, and the first input is an input device for connecting the output of the source data and tracking information signal connected to the clock input of the first shift register ^{Informational;} whose input and the second information input of the signal switch are the corresponding inputs of the device for connecting the main and additional information outputs of the information source. На коммутаторTo the switch