SU949836A2 - Device for asynchronous interfacing of communication channels in systems with time-division multiplexing of channels - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ АСИНХРОННОГО СОПРЯЖЕНИЯ(54) DEVICE FOR ASYNCHRONOUS PAIRING

КАНАЛОВ СВЯЗИ В СИСТЕМАХ С ВРЕМЕННЫМCOMMUNICATION CHANNELS IN TEMPORARY SYSTEMS

РАЗДЕЛЕНИЕМ КАНАЛОВSEPARATION OF CHANNELS

1one

Изобретение относитс  к электросв зи и может быть использовано в аппаратуре асинхронной передачи двоичной информации .The invention relates to telecommunications and can be used in equipment for asynchronous transfer of binary information.

По основному авт. св. № 748896 известно устройство дл  асинхронного сопр жени  каналов св зи в системах, с временным разделением каналов содержит на передающей стороне последовательно соединенные блок фазовой автоподстройки частоты, блок пам ти, первый фазовый дискриминатор и блок управлени , причем на вход блока фазовой автоподстройки частоты и на второй вход блока пам ти подан абонентский сигнал , а на третий вход блока пам ти поданы считывающие импульсы, а четвертый вход блока пам ти соединен с первым выходом блока управлени , второй выход блока пам ти подключен к основному каналу св зи , а второй выход блока управлени  - к дополнительному каналу св зи, а на приемной стороне последовательно соединенные дешифратор команд, блок па1й ти и второй фазовый дискриминатор, причем вход дешифратора команд соединен с дополнительным каналом св зи, второй вход блока пам ти соединен с основным каналом св зи, на третий вход блока пам ти поданы импульсы записи, к четвертому входу подключен выход блока формировани  частоты считывани , а выход блока пам ти  вл етс  выходом устройства, а также содержит на приемной стороне последовательно соединенные синтезатор низких частот и блок управлени  скоростью считывани , выход которого подключен к входу блока формировани  частоты считывани , причем второй вход блока управлени  скоростью считывани  According to the main author. St. No. 748896, a device for asynchronous interconnection of communication channels in systems is known, with time division channels containing on the transmitting side series-connected phase locked loop, memory block, first phase discriminator and control unit, and to the second a memory input is supplied to the subscriber signal, and read pulses are sent to the third memory input, and the fourth memory input is connected to the first output of the control unit, the second memory output Connected to the main communication channel, and the second output of the control unit to the additional communication channel, and on the receiving side serially connected command decoder, power unit and second phase discriminator, with the command decoder input connected to the additional communication channel, the second input of the unit the memory is connected to the main communication channel, recording pulses are applied to the third input of the memory unit, the output of the read frequency generator is connected to the fourth input, and the output of the memory storage unit is the output of the device, as well as on the reception side are connected in series the low frequency synthesizer and a control unit reading speed, the output of which is connected to the input of the read frequency generating unit, the second input of the speed sensing control unit

10 соединен с первым выходом блока пам ти, третий вход - с выходом второго фазового дискриминатора, а выход блока формировани  частоты считывани  подключен к четвертому входу блока пам ти, а на вход синтезатора сигналов низких частот поданы 10 is connected to the first output of the memory unit, the third input is connected to the output of the second phase discriminator, and the output of the reading frequency shaping unit is connected to the fourth input of the memory unit, and to the input of the low-frequency synthesizer signals

15 управл ющие импульсы 1.15 control pulses 1.

Однако в случа х предъ влени  высоких требований к максимальной величине низкочастотных фазовых флуктуации, например, 2Q при работе с высокостабильным по частоте . абонентом необходимо увеличение количества разр дов блока пам ти. Это приводит к дополнительным задержкам информации между передающим и приемным абонентами . Вносима  дополнительна  задержка информации равносильна увеличению длины канала св зи, что весьма нежелательно при работе с высокой достоверностью нередаваемой информации, так как резко снижаетс  эффективна  скорость передачи абонентов , имеющих устройства защиты от ошибок, а при передаче быстро стареющей информации дополнительные задержки вообще недопустимы . Цель изобретени  .- уменьшение задержки информации. Дл  достижени  указанной цели в устройстве дл  синхронного сопр жени  каналов св зи в системах с временным разделением каналов введены последовательно соединенные сумматор и формирователь частоты , выход которого подключен ко входу синтезатора низких частот. На чертеже изображена блок-схема предлагаемого устройства. Устройство содержит на передающей стороне блок I фазовой автоподстройки частоты , блок 2 пам ти, первый фазовый дискриминатор 3, блок 4 управлени , а на приемной стороне - дешифратор 5 команд, блок 6 пам ти, второй фазовый дискриминатор 7, синтезатор 8 низких частот, блок 9 управлени  скоростью считывани , блок 10 форми| )овани  частоты считывани , сумматор 11 и формирователь 12 частоты. Устройство работает следуюш.им образом . На вход сумматора 11 поступают от источника импульсов группового оборудовани  приемной станции п последовательностей импульсов с частотой, равной частоте записи в блок пам ти, и с временным сдвигом относительно друг друга и тактов записи (дл  нагл дности и удобства изложени  пртщниов работы устройства п прин то равное трем). На выходе сумматора 11 формируетс  тактова  последовательность, равна  сумме трех входных последовательностей, приче .м временные позиции выходной последовательности поочередно соответствуют временным позици м первой, второй и третьей входным последовательност м. Последовательность с выхода сумматора 11 поступает на вход формировател  12 частоты, предетавл ющего собой делитель частоты с коэффициентом делени  R, при этом число последовательностей п и коэффициент делени  R св заны зависимостью R n+l (в данном случае k 4). В результате делени  на четыре получаетс  последовательность, временные позиции которой поочередно расположены во временных позици х первой, второй и третьей входных последовательностей сумматора 11. Сформированна  с помощью сумматора 11 и формировател  12 частоты последовательность поступает на вход синтезатора 8 низких частот, представл ющего собой делитель частоты с коэффициентом делени  ш, при этом если R число четное, то m также число четное и если k число нечетное , то и m число нечетное. Синтезатор 8 низких частот формирует низкочастотные добавки путем делени  частоты , сформированной сумматором 11 и формирователем 12 частоты, при этом временные позиции полученных низкочастотных добавок поочередно .расположены во временных позици х трех входных последовательностей сумматора 11 и, следовательно , эти добавки по вл ютс  в разные моменты времени внутри интервала тактов записи. Такты записи последовательно записывают информацию в блок 2 пам ти и одновременно устанавливают разрешение на выдачу низкочастотной добавки. Низкочастотна  добавка поступает на вход блока 10 формировани  частоты считывани , представл ющего собой управл емый делитель абонентского сигнала и тактовой последовательность на один шаг дискретной подстройки с частотой низкочастотных добавок. Такты считывани  считывают информацию из блока 2 пам ти и одновременно запрещают выдачу низкочастотной добавки на формирователь 10 частоты считывани . Таким образом , сигнал, разрещающий выдачу низкочастотных добавок, измен ет свою длительность . При максимальной длительности разрещающего сигнала, равной длительности тактового интервала записи, на блок 10 формировани  частоты считывани  поступают все низкочастотные добавки, соответствующие текущему положению пам ти, и по мере уменьшени  длительности разрешающего сигнала количество низкочастотных добавок , поступающих на блок 10 формировани  частоть считывани , уменьшаетс  пропорционально длительности разрешающего сигнала. Таким образом, в течение работы одного разр да пам ти происходит плавное изменение частоты считывани  пропорционально фазовому сдвигу между тактами записи и считывани  блока 2 пам ти. Устройство работает следующим образом . Низкочастотна  добавка, соответствующа  текущему положению блока 2 пам ти, поступает на управл ющий вход блока 10 формировани  частоты считывани , представл ющего собой управл емый делитель, на выходе которого формируетс  тактова  частота считывани , значение которой определ етс  величиной низкочастотной добавки. Таким образом, дл  каждого положени  блока 2 пам ти формируетс  соответствующа  частота считывани , т. е. каждому разр ду пам ти соответствует определенна  частотна  градаци  считывающей последовательности .However, in cases where there are high demands on the maximum value of low-frequency phase fluctuations, for example, 2Q when working with highly stable in frequency. The subscriber needs an increase in the number of bits of the memory block. This leads to additional information delays between the transmitting and receiving subscribers. The additional information delay is equivalent to an increase in the length of the communication channel, which is highly undesirable when working with highly reliable information that is not reliable, since the transmission speed of subscribers with error protection devices decreases dramatically, and additional information is not allowed when transmitting rapidly aging information. The purpose of the invention. Reducing information latency. In order to achieve this goal, in the device for synchronous coupling of communication channels in time-division multiplexed systems, a series-connected adder and a frequency shaper are inputted, the output of which is connected to the input of a low-frequency synthesizer. The drawing shows a block diagram of the proposed device. The device contains on the transmitting side a block I phase-locked loop, memory block 2, first phase discriminator 3, control block 4, and on the receiving side a decoder 5 commands, memory block 6, second phase discriminator 7, synthesizer 8 low frequencies, block 9 control read speed block 10 form | a) read frequency, adder 11 and frequency driver 12. The device works in the following way. The input of the adder 11 is received from a source of pulses of group equipment at the receiving station, n sequences of pulses with a frequency equal to the frequency of writing to the memory block, and with a time shift relative to each other and recording cycles (for the sake of convenience and convenience of working the device n, three). At the output of the adder 11, a clock sequence is formed, equal to the sum of the three input sequences, and the time positions of the output sequence alternately correspond to the time positions of the first, second and third input sequences. The sequence from the output of the adder 11 enters the input of the frequency former 12, which is a a frequency divider with a division factor R, with the number of sequences n and division factor R being related by the dependence R n + l (in this case, k 4). As a result of dividing by four, a sequence is obtained, the temporal positions of which are alternately located in the time positions of the first, second and third input sequences of the adder 11. The sequence formed by the adder 11 and the frequency former 12 is fed to the input of the low-frequency synthesizer 8, which is a frequency divider with the division factor w, if R is an even number, then m is also an even number, and if k is an odd number, then m is an even number. The low-frequency synthesizer 8 generates low-frequency additives by dividing the frequency formed by the adder 11 and the frequency former 12, while the temporary positions of the low-frequency additives obtained alternately are located at the time positions of the three input sequences of the adder 11 and, therefore, these additives appear at different moments time within the recording clock interval. The recording cycles record information sequentially in memory block 2 and simultaneously set the permission to issue a low-frequency additive. A low-frequency additive is fed to the input of a read-frequency-shaping unit 10, which is a controlled divider of the subscriber signal and a clock sequence of one discrete tuning step with a frequency of low-frequency additives. Read cycles read information from memory block 2 and at the same time prohibit the issuance of a low-frequency additive to the read frequency generator 10. Thus, the signal permitting the output of low-frequency additives, changes its duration. When the maximum duration of the permitting signal is equal to the duration of the clock recording interval, all low-frequency additions corresponding to the current memory position are received by the read frequency shaping unit 10, and as the duration of the enabling signal decreases, the amount of low-frequency additions fed to the read frequency shaping unit decreases proportionally the duration of the enabling signal. Thus, during the operation of a single bit of memory, a smooth change in the read frequency occurs in proportion to the phase shift between the write and read cycles of memory 2. The device works as follows. A low-frequency additive, corresponding to the current position of the memory block 2, is fed to the control input of the reading frequency shaping unit 10, which is a controlled divider, at the output of which a clock reading frequency is formed, the value of which is determined by the value of the low-frequency additive. Thus, for each position of memory block 2, an appropriate read frequency is generated, i.e., each memory bit corresponds to a certain frequency gradation of the read sequence.

Текущее значение частоты абонента на передаче определ ет изменение фазового сдвига между тактовой последовательностью абонентского сигнала и тактовой последовательностью канала св зи.The current value of the transmission subscriber frequency determines the change in the phase shift between the clock sequence of the subscriber signal and the clock sequence of the communication channel.

Изобретение позвол ет уменьшить флуктуации выходного сигнала устройства дл  асинхронного сопр жени  каналов св зи в системах с временным разделением каналов без увеличени  объема блока пам ти (или, если это необходимо, уменьшить объем блока пам ти без увеличени  фазовых флуктуации), а следовательно, уменьшить задержку информации в приемной части устройства.The invention makes it possible to reduce fluctuations of the output signal of the device for asynchronous pairing of communication channels in systems with time division channels without increasing the volume of the memory block (or, if necessary, reducing the volume of the memory block without increasing phase fluctuations) and, therefore, reducing the delay information in the receiving part of the device.

Claims (1)

Формула изобретени Invention Formula Устройство дл  асинхронного сопр жени  каналов св зи в системах с временным разделением каналов по авт. св. № 748896, отличающеес  тем, что, с целью уменьшени  задержки информации, в него введены последовательно соединенные сумматор и формирователь частоты, выход которого подключен ко входу синтезатора низких частот .A device for asynchronous coupling of communication channels in time-division multiplexed systems according to the author. St. No. 748896, characterized in that, in order to reduce information delay, a series-connected adder and a frequency driver, the output of which is connected to the input of a low-frequency synthesizer, are entered into it. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 748896, кл. Н 04 L 25/36, 15.12.77.Sources of information taken into account during the examination 1. USSR Author's Certificate No. 748896, cl. H 04 L 25/36, 15.12.77.