SU1292009A1 - Multichannel averaging device - Google Patents

Multichannel averaging device Download PDF

Info

Publication number
SU1292009A1
SU1292009A1 SU853921018A SU3921018A SU1292009A1 SU 1292009 A1 SU1292009 A1 SU 1292009A1 SU 853921018 A SU853921018 A SU 853921018A SU 3921018 A SU3921018 A SU 3921018A SU 1292009 A1 SU1292009 A1 SU 1292009A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
channel
trigger
Prior art date
Application number
SU853921018A
Other languages
Russian (ru)
Inventor
Анатолий Александрович Городулин
Владилен Константинович Кушнерев
Александр Викторович Ряженов
Original Assignee
Предприятие П/Я В-8759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8759 filed Critical Предприятие П/Я В-8759
Priority to SU853921018A priority Critical patent/SU1292009A1/en
Application granted granted Critical
Publication of SU1292009A1 publication Critical patent/SU1292009A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  сбора, накоплени  и первичной обработки информации.Цель изобретени  - повьш1ение точности. Устройство содержит генератор тактовых импульсов, триггер, элемент И, формирователь коротких импульсов, цифроаналоговый преобразователь, группу триггеров, группу декадных делителей частоты, переключатель, управл ющий триггер и п каналов, (Каждый из которых включает в себ  компаратор, счетчик импульсов и регистр . Повышение точности достигаетс  за счет того, что частота ступенчато нарастающего напр жени  выбираетс  ниже частоты входного сигнала , при этом с увеличением частоты входного сигнала уменьшаетс  шаг квантовани , что приводит к возрастанию точности усреднени  при заданном времени усреднени .1 ил. S слThe invention relates to computing and can be used for collecting, accumulating and preprocessing information. The purpose of the invention is to improve accuracy. The device contains a clock pulse generator, a trigger, an AND element, a short pulse driver, a D / A converter, a trigger group, a group of ten-day frequency dividers, a switch, a control trigger and n channels, (Each of which includes a comparator, a pulse counter, and a register. Up accuracy is achieved due to the fact that the frequency of the step-increasing voltage is chosen lower than the frequency of the input signal, while the quantization step decreases with an increase in the frequency of the input signal; Odita averaging to increase accuracy for a given time averaging .1 yl. S cl

Description

11eleven

Изобретение относитс  к вычисли- тельной технике и может быть использовано дл  сбора, накоплени  и первичной обработки информации.The invention relates to computing technology and can be used for collecting, storing and preprocessing information.

Цель изобретени  - повьш1ение точ- ности.The purpose of the invention is to improve the accuracy.

Расширение частотного диапазона входных сигналов в область верхних частот осуществл етс  за счет того, что частота ступенчато нарастающего напр жени  выбираетс  значительно ниже частоты входного сигнала, что обеспечивает гарантированное квантование входного сигнала в двух точках за каждый период его изменени . При этом с увеличением частоты входного сигнала уменьшаетс  шаг квантовани , что приводит к возрастанию точности усреднени  при заданном времени усреднени .The extension of the frequency range of the input signals to the high-frequency region is due to the fact that the frequency of the step-increasing voltage is chosen significantly lower than the frequency of the input signal, which ensures guaranteed quantization of the input signal at two points for each period of its change. At the same time, with an increase in the frequency of the input signal, the quantization step decreases, which leads to an increase in the accuracy of averaging at a given averaging time.

На чертеже представлена структурна  схема многоканального усредн ющего устройства.The drawing shows a block diagram of a multichannel averaging device.

Устройство содержит генератор i тактовых импульсов, элемент И 2, группу триггеров 3, цифроаналоговый преобразователь 4, группу декадных делителей 5 частоты, переключатель 6, уп тавл ющий триггер 7, формирователь 8 коротких импульсов, вход 9 запуска, компараторы 10 -10,. , элеThe device contains a generator of i clock pulses, element 2, trigger group 3, digital-analog converter 4, group of decadal frequency dividers 5, switch 6, control trigger 7, shaper 8 short pulses, trigger input 9, comparators 10 -10 ,. ale

менты И , счетчики 1. -12 , регистры 13 -13 .cops And, counters 1. -12, registers 13 -13.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии после включени  источников питани  на вьгходе триггера 3 и на выходе управл ющего триггера 7 по вл етс  сигнал логического О.В результате этого элементы И 2 и П закрываютс  дл  прохождени  импульсов стабильной частоты с генератора 1 соответственно на вход триггеров 3 и на информационные входы счетчиков 12,-12ц.In the initial state, after turning on the power sources at the trigger input of trigger 3 and at the output of control trigger 7, a logical O signal appears. As a result, the elements AND 2 and P are closed for passing stable frequency pulses from generator 1 to the trigger inputs 3 and to information inputs of counters 12, -12ts.

С помощью переключател  6 устанавливают требуемое значение времени усреднени  Т путем подключени  одного из выходов делител  5 частоты к счетному входу управл ющего триг- гера 7.Using switch 6, set the required averaging time T by connecting one of the outputs of frequency divider 5 to the counting input of control trigger 7.

Запуск устройства производитс  единичным импульсом, под действием которого все триггеры 3, делители 5 частоты, счетчики ., регистры. . устанавливаютс  в нулевое положение. Этим же импульсом управл ющий триггер 7 перебрасываетс , и на его выходе по вл етс  сигнал лоThe device is started by a single pulse, under the action of which all triggers 3, frequency dividers 5, counters, registers. . set to zero. The same impulse control trigger 7 is thrown, and at its output a signal appears

гической 1, в результате чего открываетс  элемент И 2, а на первых входах элемелггов И 11-11 по вл ет h1, as a result of which the element 2 is opened, and at the first inputs of the elelegg and 11-11 appears h

с  разрешающий потенциал.with resolving potential.

Так как на оба входа элемента И 2 подаютс  сигналы логической 1, на вход триггеров начинают поступать импульсы стабильной частоты с выхода генератора 1„ Начинаетс  отсчет заданного интервала времени усреднени . Одновременно на выходах триггеров 3 последовательно начинает формироватьс  цифровой код, поступающий на вход цифроаналогового преобразовател  4, с выхода которого снимаетс  последовательность ступенчато нарастающих напр жений (Uj,) с периодом следовани  Т, намного большим, чем период входного напр жени  U, и амплитудой , значение которой незначительно превьпиает максимальное значение входного напр жени .Since logical 2 is applied to both inputs of the AND 2 element, stable frequency pulses from the generator 1 output begin to be received at the trigger input. A countdown of the specified averaging time interval begins. At the same time, at the outputs of the flip-flops 3, a digital code begins to form at the input of the digital-to-analog converter 4, the output of which removes a sequence of stepwise increasing voltages (Uj,) with a period T, much longer than the period of the input voltage U, and amplitude, value which slightly exceeds the maximum value of the input voltage.

Процесс усреднени  дл  -го канала протекает следующим образом (дл  других каналов процессы усреднени  протекают аналогично). В момент равенства ,kt компаратор 10 формирует последовательность пр моугольных импульсов & , , св занную с мгновенными значени ми преобразуемоThe averaging process for the -th channel proceeds as follows (for other channels, the averaging processes proceed similarly). At the moment of equality, kt comparator 10 forms a sequence of rectangular pulses & , associated with instantaneous values convertible

го напр жени  U, зависимостью ub,kU(f:) .U voltage, Ub dependence, kU (f :).

В процессе формировани  интерва- лов временилТ абсолютное значение преобразуемого напр жени  превосходит абсолют ное значение ступенчато нарастающих напр 7 ений. Сформированные компаратором 10 импульсы поступают на третий вход элемента И 11. Так как в это врем  на всех входах элемента И 11 присутствуют сигналы логической 1, с его выхода на вход счетчика I2 поступают пачки импульсов длительностью it j . ЧислоIn the process of forming the time intervals T, the absolute value of the transformed voltage exceeds the absolute value of the stepwise increasing stresses. The pulses formed by the comparator 10 arrive at the third input of the element 11. Since at this time the signals of logical 1 are present at all the inputs of the element 11, signals from the input of the input I2 of the counter receive packets of pulses of duration it j. Number

импульсов, поступивших на счетчик т, f it, k,Uj,.(t) ,pulses received on the counter t, f it, k, Uj,. (t),

где f - частота следовани  импуль- . сов генератора 1.where f is the pulse repetition frequency. owl generator 1.

После каждого сформированного периода ступенчато нарастающего напр жени  на вход делителей 5 частоты поступает импульс, а триггеры 3 обнул ютс , С приходом каждого 10-го импульса (100-го и т.д. в зависимости от времени усреднени  Т . с выхода одного из делителей 5 ча3After each formed period of stepwise increasing voltage, a pulse arrives at the input of frequency dividers 5, and triggers 3 zero, With the arrival of every 10th pulse (100th, etc. depending on the time averaging T. from the output of one of the dividers 5 cha3

стоты на счетный вход триггера 7 поступает импульс, который перебрасывает его в исходное состо ние, и на его выходе по вл етс  сигнал логического О, под действием ното- рого закрываетс  элемент И 2. В результате прекращаетс  подача импулсов с генератора 1 на вход триггеров 3, прекращаетс  формирование последовательности ступенчато нара стающих напр жений и схема возвращаетс  в исходное состо ние. В момент перехода триггера 7 из состо ни  логической 1 в состо ние логического О формирователь 8 фо мирует импульс напр жени , который поступает на вход разрешени  запис регистра, дава  тем самым разрешение на перепись из канальных счетчков 12,-12„ кодов, соответствующихA pulse arrives at the counting input of trigger 7, which transfers it to its initial state, and a logical signal O appears at its output, and element 2 is closed by the action of the signal. As a result, the supply of impulses from generator 1 to trigger input 3 , the formation of a sequence of stepped voltages is terminated and the circuit returns to its original state. At the moment of the trigger 7 transition from the state of logical 1 to the state of logical O, the driver 8 generates a voltage pulse, which is fed to the resolution input register register, thereby giving permission to rewrite from channel counters 12, -12 "codes corresponding to

2,-12, 2, -12,

средним значени м за врем  Т входных аналоговых сигналов.average values for the time T of the analog input signals.

Количество импульсов, зарегистрированных каждым канальным счетчиком за врем  усреднени  Т, равноThe number of pulses recorded by each channel counter during averaging time T is equal to

.,. .,.

Среднее значение входного сигналаAverage input

и,and,

мm

г т: .r t:

Врем  усреднени  определ етс  количеством декадных делителей п, подключенных к входу управл ющего триггера 7, и равно Т,,То1П . В этоThe averaging time is determined by the number of decade dividers n connected to the input of control trigger 7, and is equal to T ,, To1P. In it

М случае операци  делени  -- своу дитс  к простому переносу зап той вIn the case of a division operation, it is reduced to a simple transfer of a comma in

показани х счетчика.counter readings.

Claims (1)

Формула изобретениInvention Formula Многоканальное усредн ющее устройство , содержащее генератор так- товых импульсов, триггер, элемент И и п каналов, каждый из которых содержит компаратор, элемент И, счетчик , регистр, причем выход генератора тактовых импульсов соединен с первым входом элемента И, выход триггера соединен с первыми входами элемента И каждого канала, первый вход компаратора каждого канала  вл етс  соответствующим информацион4A multichannel averaging device containing a generator of clock pulses, a trigger, an element And a and n channels, each of which contains a comparator, an element And, a counter, a register, and the output of the generator of clock pulses is connected to the first input of the element And, the trigger output is connected to the first the inputs of the AND element of each channel, the first input of the comparator of each channel is the corresponding information /О 15 / About 15 2020 2525 30thirty 3535 4040 4545 5050 ным входом устройства, выход компаратора каждого канала с вторым входом элемента И своего канала, входы сброса счетчиков каждого канала соединены с одноименными входами регистров всех каналов, выходы которых  вл ютс  соответствующими выходами устройства, отличаю- щ е е с   тем, что, с целью повышени  точности, в устройство введены цифроаналоговьш преобразователь, формирователь коротких импульсов, группа из 1 (1 - количество разр дов ЦАП, натуральное число) триггеров , группа из п (п - количество декад изменени  времени усреднени , натуральное число) декадных делите- ;лей частоты, переключатель, причем второй вход элемента И соединен с входом формировател  коротких импульсов и выходом триггера, счетный вход которого соединен с выходом переключател , а вход сброса соединен с входами сброса декадных делителей частоты группы, триггеров группы, счетчиков и регистров каждого канала и  вл етс  входом запуска устройства, выход каждого декадного делител  частоты группы соединен с соответствующим входом переключател  и с информационным входом последующего декадного делител  частоты , группы, выход каждого триггера группы соединен с входом соответствующего разр да цифроаналогового преобразовател  и счетным входом последующего триггера группы, выход последнего триггера группы соединен с информационным входом первого декадного делител  частоты группы, вы- 5сод элемента И соединен с третьими входами элементов И всех каналов, вькод элемента И каждого канала соединен с информационным входом счетчика своего канала, выход которого соединен с информационным входом регистра своего канала, входы разрешени  записи регистров всех каналов соединены с выходом формировател  коротких импульсов, выход цифроаналогового преобразовател  соединен с вторыми входами компараторов всех кансшов.the device’s input, the output of the comparator of each channel with the second input of the element AND of its channel, the reset inputs of each channel’s counters are connected to the same inputs of the registers of all channels, the outputs of which are the corresponding outputs of the device, so that accuracy, a digital-to-analog converter, a shaper of short pulses, a group of 1 (1 is the number of DAC bits, a natural number) of triggers, a group of n (n is the number of decades of averaging time, nature The total number of) decadal frequency dividers, a switch, the second input of the And element is connected to the input of the short pulse generator and the trigger output, the counting input of which is connected to the switch output, and the reset input is connected to the reset inputs of the decade group frequency dividers, group triggers, counters and registers of each channel and is the device start input, the output of each decade group frequency divider is connected to the corresponding switch input and to the information input of the next decade divide frequency, group, the output of each trigger of the group is connected to the input of the corresponding bit of the D / A converter and the counting input of the subsequent trigger of the group, the output of the last trigger of the group is connected to the information input of the first decade group frequency divider The code of the element AND of each channel is connected to the information input of the counter of its channel, the output of which is connected to the information input of the register of its channel, the enable inputs from registers of all channels are connected to the output of a short pulse shaper, the output of a digital-to-analog converter is connected to the second inputs of the comparators of all transitions. гg ff F.-I«. «F.-I ". " .. L.L. urjurj 7V7V F- Ч JF-H J т A J- Ht A J- H bobo -- Составитель В.Орлов Редактор В.Петраш Техред Л.Сердюкова. Корректор А.ОбручарCompiled by V.Orlov Editor V.Petrash Tehred L.Serdyukova. Proofreader A. Obruchar Заказ 273/49 Тира,ж 673ПодписноеOrder 273/49 Tyra, Well 673Subscription ВНИИГТИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб.., д. 4/5VNIIGTI USSR State Committee for Inventions and Discoveries 113035, Moscow, Zh-35, Raushsk nab., D. 4/5 Производственно-полиграфическое предпри тие, г, Ужгород,ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 .jc:.jc: йЭye t д. It d. I Г  R Ф/VV ФF / VV F ff vv esTesT CvfCvf жWell :sii 2F: sii 2F V V nn r jd/TVVr jd / TVV irjirj f If Iff If If 5 dr 5 dr
SU853921018A 1985-07-03 1985-07-03 Multichannel averaging device SU1292009A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853921018A SU1292009A1 (en) 1985-07-03 1985-07-03 Multichannel averaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853921018A SU1292009A1 (en) 1985-07-03 1985-07-03 Multichannel averaging device

Publications (1)

Publication Number Publication Date
SU1292009A1 true SU1292009A1 (en) 1987-02-23

Family

ID=21186296

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853921018A SU1292009A1 (en) 1985-07-03 1985-07-03 Multichannel averaging device

Country Status (1)

Country Link
SU (1) SU1292009A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 694867, кл. G 06 F 15/36, 1976. Авторское свидетельство СССР № 744609, кл. G 06 F 15/36, 1978. *

Similar Documents

Publication Publication Date Title
US3449741A (en) Reversible analog-digital converter utilizing incremental discharge of series connected charge sharing capacitors
GB1434414A (en) Analogue to digital converters
US4354176A (en) A-D Converter with fine resolution
SU1292009A1 (en) Multichannel averaging device
US3842416A (en) Integrating analog-to-digital converter
JPS5644225A (en) Analogue digital converter
US4400692A (en) Method for periodic digital to analog conversion
JPH04129332A (en) Successive approximation a/d converter
SU1297003A1 (en) Device for determining time position of absolute maximum in signal implementation
SU809239A1 (en) Function generator
SU1233283A1 (en) Analog-to-digital converter of integral voltage characteristics
SU1339890A1 (en) Multichannel a-d converter
SU1238030A1 (en) Reversible digital integrator
SU454544A1 (en) Digital function converter
SU1515338A2 (en) Rocking frequency oscillator
SU1229599A1 (en) Multichannel device for measuring temperature
SU1267612A1 (en) Counter
SU1355982A1 (en) Square-rooting device
SU1325702A1 (en) Time-pulse value-ratio converter
SU1653145A1 (en) Delay device
SU801243A1 (en) Recirculation-type time interval meter
SU1591187A1 (en) D-a converter
SU1405116A1 (en) Method of integration a-d conversion
SU1034174A1 (en) Vernier code/time interval converter
SU540367A1 (en) Analog-to-digital converter