SU1515338A2 - Rocking frequency oscillator - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в измерительных и контрольных устройствах. Цель изобретени  - уменьшение погрешности формировани  периода выходного сигнала. Генератор качающейс  частоты содержит задающий генератор 1, управл емый коммутатор 2, реверсивный счетчик 3, два делител  4 и 6 частоты с переменным коэффициентом делени  и блок 5 синхронизации. Дл  достижени  цели выход делител  4 соединен с соответствующим входом блока 5 через введенный делитель 7 частоты. Погрешность аппроксимации периода выходного сигнала у предложенного генератора не превышает Т₁/2, где Т₁-период следовани  импульсов задающего генератора 1. 4 ил.The invention relates to radio engineering and can be used in measuring and control devices. The purpose of the invention is to reduce the error in the formation of the output period. The oscillating frequency generator contains a master oscillator 1, a controlled commutator 2, a reversible counter 3, two dividers 4 and 6 frequencies with a variable division factor, and a synchronization unit 5. To achieve the goal, the output of divider 4 is connected to the corresponding input of block 5 through the entered frequency divider 7. The error of approximation of the output signal period of the proposed generator does not exceed T _1/2 , where T ₁ is the pulse period of the master oscillator 1. 4 Il.

Description

ел елate

ОЭOE

соwith

0000

Изобретение относитс  к радиотехнике и может быть использовано дл  формировани  сигнала с качающейс  частотой в измерительных и контрольных устройствах.The invention relates to radio engineering and can be used to generate a signal with a sweeping frequency in measuring and control devices.

Целью изобретени   вл етс  уменьшение погрешности формировани  периода выходного сигнала.The aim of the invention is to reduce the error in the formation of the period of the output signal.

На фиг. 1 приведена структурна  Q электрическа  схема генератора качающейс  частоты; на фиг. 2 - принципиальна  электрическа  схема делите- л  частоты; на фиг. 3 и 4 - временные диаграммы, по сн ющие работу ге- 15 нератора качающейс  частоты.FIG. Figure 1 shows the structural Q electrical circuit of the oscillating frequency generator; in fig. 2 - basic electrical frequency divider circuit; in fig. 3 and 4 are timing diagrams explaining the operation of the oscillator of the oscillating frequency.

Генератор качающейс  частоты (фиг. 1) содержит задающий генератор 1, управл емьй коммутатор 2, реверсивный счетчик 3, первый делитель 4 20 частоты с переменным коэффициентом делени  (ДПКД), блок 5 синхронизации второй делитель 6 частоты с переменным коэффициентом делени  (ДПКД) и делитель 7 частоты.25The oscillating frequency generator (Fig. 1) contains a master oscillator 1, a control switch 2, a reversible counter 3, a first divider 4 20 frequencies with a variable division factor (DDC), a synchronization unit 5 a second divider 6 frequencies with a variable division factor (DDC) and divider 7 frequency.25

Делитель 7 частоты (фиг. 2) вьшол- нен на счетном триггере 8, элементе И-НЕ 9 и инверторе 10.The frequency divider 7 (Fig. 2) is implemented on the counting trigger 8, the element AND-HE 9 and the inverter 10.

Генератор качающейс  частоты работает следующим образом.30The oscillating frequency generator works as follows .30

В исходном состо нии импульсы с вых ода задающего генератора 1 перек- лючаютс  управл емым коммутатором 2 на его выход импульсов установки исходного состо ни  и устанавливают в сходное состо ние первьй ДПКД 4, ре- версивньш счетчик 3, блок 5 и делитель 7 частоты. При этом счетный триггер 8 делител  7 частоты устанавиваетс  в 1 и элемент И-НЕ 9 под- дд готавливаетс  по своему первому входу. Импульсы на выходах первого ДП1Щ 4 и второго ДП1Щ 6 отсутствуют, а в ре- вер сивньш счетчик 3 заноситс  число q, определ ющее начальный период вы-, j ходньгх импульсов. Число 1, поступающее на вход управлени  коэффициентом пересчета первого ДПКД 4,- выбирают следующим образом.In the initial state, the pulses from the output of the master oscillator 1 are switched by the controlled switch 2 to its output pulses of the initial state setting and the first PDKD 4, the reverse counter 3, the block 5 and the frequency divider 7 are set in a similar state. In this case, the counting trigger 8 of the frequency divider 7 is set to 1, and the AND-HE element 9 is prepared at its first input. The pulses at the outputs of the first DP1Sch 4 and the second DP1Sch 6 are absent, and in the countdown counter 3 is entered the number q, which determines the initial period of the high, j next pulses. The number 1, which is input to the control of the conversion factor of the first PDCD 4, is chosen as follows.

Т (1-+ 3)-Т ,50T (1- + 3) -T, 50

где Т , - период следовани  иьтульсовwhere T, is the period of following pulses

задающего генератора 1. Дл  уменьшени  погрешности формировани  периода вьпсодноГо сигнала подставл ют в формулу Т /2, тогда по- 55 лучаютof the master oscillator 1. To reduce the error in the formation of the period of the one-time signal, they substitute into the formula T / 2, then 55

1 Tii2 . 2 - ТГ k 1 Tii2. 2 - TG k

3535

Q 5 Q 5

0 50 5

00

д j d j

00

5 five

5five

где k - коэффициент пропорциональности .where k is the proportionality coefficient.

При поступлении на первый управ- л ющий вход управл емого коммутатора 2 сигнала Пуск импульсы с выхода задающего генератора 1 коммутируютс  на выход управл емог о коммутатора 2, соединенный с тактовым входом второго ДПКД 6 и входом первого ДПКД 4.When the control switch 2 signal arrives at the first control input of the Start-up, the pulses from the output of the master oscillator 1 are switched to the output of the control switch 2 connected to the clock input of the second DPCD 6 and the input of the first PDCD 4.

При этом на первом выходе второго ДПКД 6 по вл ютс  импульсы с периодом повторени  Tj (N3+ 3)Т, где число, хран щеес  в реверсивном счетчике 3 (в начальный момент времени N q). Первый импульс, поступающий с выхода первого ДПКД 4 на вход делител  7 частоты (фиг. За), инвертируетс  инвертором 10 (фиг. Зб) и поступает на второй вход элемента И-НЕ 9, подготовленный по первому входу разрешающим потенциалом с выхода счетного триггера 8 (фиг. Зв). Импульс с выхода элемента И-НЕ 9 поступает на выход делител  7 частоты (фиг. Зг). По заднему фронту импульса , поступающего на вход делител  7 частоты, счетный триггер 8 устанавливаетс  в О и разрешающий потенциал с первого входа элемента И-НЕ 9 снимаетс  (фиг. За, в). Поэтому второй импульс, поступающий на вход делител  7 частоты, на его выход не проходит , а по заднему фронту этого импульса счетный триггер 8 устанавливаетс  в 1 и элемент И-НЕ 9 подготав- ливаетс  по первому входу. Аналогично делитель 7 частоты из всех импульсов , поступающих на его вход, пропускает на выход только нечетные. Импульс с выхода делител  7 частоты поступает на cooтвeтcтвyюшJ й вход блока 5 и переводит его в рабочее состо ние. С первого, второго и тре- тьег.о выходов второго ДПКД 6 на соответствующие входы блока 5 поступают разнесенные во времени и следуюш 1е друг за другом импудьсы с периодом Tg. Если блок 5 находитс  в исходном состо нии, ни один из этих импульсов на его выход не поступает Когда блок 5 находитс  в рабочем состо нии, то импульс с выхода делител  7 частоты проходит на выход блока 5 и измен ет состо ние реверсивного счетчика 3 на единицу. Импульс с второго выхода второго ДПКД 6 устанавливает блок 5-в исходное состо ние.In this case, at the first output of the second PDCD 6, pulses appear with a repetition period Tj (N3 + 3) T, where the number is stored in the reversible counter 3 (at the initial time N q). The first pulse, coming from the output of the first DPCD 4 to the input of the frequency divider 7 (Fig. 3A), is inverted by the inverter 10 (Fig. 3B) and fed to the second input of the AND-9 element prepared by the first input by the resolution potential from the output of the counting trigger 8 (fig. Sv). The pulse from the output of the element AND-NOT 9 is fed to the output of the frequency divider 7 (Fig. Zg). On the falling edge of the pulse arriving at the input of the frequency divider 7, the counting trigger 8 is set to O and the resolving potential is removed from the first input of the NAND element 9 (Fig. 3A). Therefore, the second pulse arriving at the input of the frequency divider 7 does not pass to its output, and on the trailing edge of this pulse, the counting trigger 8 is set to 1 and the AND-HE element 9 is prepared at the first input. Similarly, the divider 7 frequency of all pulses arriving at its input, passes to the output only odd. The pulse from the output of the frequency divider 7 is fed to the cool-j input of block 5 and puts it into working state. From the first, second, and third outputs of the second DPCD 6, the impulses spaced in time and following each other one after another with a period Tg arrive at the corresponding inputs of block 5. If block 5 is in the initial state, none of these pulses arrive at its output. When block 5 is in the working state, the pulse from the output of frequency divider 7 passes to the output of block 5 and changes the state of the reversible counter 3 by one . The impulse from the second output of the DPCD 6 sets the block 5 to its initial state.

Таким образом, вначале через промежуток времени 14, а далее через промелсуток времени 2Т период выходных импульсов измен етс  на величину Т, . Функци  T(t) Tj,+ kt, график которой приведен на фиг, А (лини  1), при этом аппроксимируетс  ступенчатой функдаей, график которой приведен на фиг. 4 (лини  2). Из этих графиков видно, что в моменты времени t (п 0,2,4,..,) погрешность аппроксимации равна нулю, затем погрешность линейно возрастает (по абсолютной величине ) ив моменты времени t ., до- стигает значени  -Т/2. В этот момент очередной нечетный импульс с выхода первого ДПКД 4 проходит через делитель 7 частоты, блок 5 и измен ет состо ние реверсивного счетчика 3Thus, first after a period of 14, and then after a 2T time lap, the period of the output pulses changes by an amount T,. The function T (t) Tj, + kt, whose graph is shown in FIG. A (line 1), is approximated by a step function, the graph of which is shown in FIG. 4 (line 2). From these graphs it can be seen that at times t (n 0,2,4, ..,) the approximation error is zero, then the error linearly increases (in absolute value) and at times t., Reaches -T / 2 . At this moment, the next odd pulse from the output of the first PDCD 4 passes through frequency divider 7, block 5 and changes the state of the reversing counter 3

на единицу. Период выходнЬпс импульсов увеличиваетс  на Т, а погрешность аппроксимации измен етс  с -Т;,/2 на Т,/2, В интервале от t ,per unit. The period of the output of pulses increases by T, and the error of approximation changes from -T; / 2 to T, / 2; In the interval from t,

С О Л. 2S About L. 2

до погрешность аппроксимации линейно уменьшаетс  и в момент времени t n+.j становитс  равной нулю.before the approximation error decreases linearly and at time t n + .j becomes equal to zero.

Таким образом, погрешность аппроксимации периода выходного сигнала у предлагаемого генератора качающейс  частоты не превышает Т,/2,Thus, the error of approximation of the period of the output signal of the proposed oscillating frequency generator does not exceed T, / 2,

Claims (1)

Формула изобретени Invention Formula Генератор качающейс  частоты по авт. сво № 1406710, отличающийс  тем, что, с целью уменьше- ни --,погрешности формировани  периода выходного сигнала, выход первого делител  частоты с переменным коэффициентом делени  соединен с соответствующим входом блока синхронизации через введенньй делитель частоты, причем вход предварительной установки делител  частоты соединен с выходом импульсов установки исходного состо ни  управл емого коммутатора.Generator oscillating frequency auth. No. 1406710, characterized in that, in order to reduce - the error of the formation of the output signal period, the output of the first frequency divider with a variable division factor is connected to the corresponding input of the synchronization unit through the input frequency divider, and the preset setting of the frequency divider is connected to the output pulses of the installation of the initial state of the controlled switch. фиг.22 фиг.Зfig.Z to i:i iz Ь ts te i-fto i: iz b ts te i-f .4.four Редактор A. ЛежнинаEditor A. Lezhnina Составитель A, МышакинCompiled A, Myshakin Техред М.Моргентал- Корректор о. ЦиплеTehred M.Morgental-Proofreader on. Ciple Заказ 6293/55Order 6293/55 Тираж 884Circulation 884 ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  иаб., д. Д/5VNIIPI State Committee for Inventions and Discoveries at the State Committee on Science and Technology of the USSR 113035, Moscow, Zh-35, Raushsk iab., D / 5 Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101Production and Publishing Combine Patent, Uzhgorod, st. Gagarin, 101 tt ПодписноеSubscription