SU1283980A1 - Serial code-to-parallel code converter - Google Patents

Abstract

Изобретение относитс  к вычис- . лительной технике, а именно к устройствам преобразовани  информации, представленной в веде последователь- ного кода, и может быть использовано в автоматических системах дл  св зи с цифровыми вычислительнь1Ми устройствами . Преобразователь формирует на выходе параллельный код только в том случае, если на его вход поступило заранее заданное количество разр дов последовательного кода и в момент преобразовани  не было сбоев, вызванных кратковременным сн тием питани  или эти сбои не при- .вели к искажению входной информации. Данное свойство обеспечивает преобразователю высокую функциональную надежность. Преобразователь последовательного кода в параллельный содержит генератор тактовых импульсов, два счетчика импульсов, два элемента И, четыре триггера, два распределител  импульсов, регистр сдвига и формирователь импульсов. 1 ил.FIELD: computation. technology, in particular, to devices for converting information presented in the sequential code, and can be used in automatic systems for communication with digital computational devices. The converter generates a parallel code at the output only if a predetermined number of bits of the sequential code arrived at its input and there were no failures at the time of the conversion caused by a short power supply or these failures did not distort the input information. This property provides the converter with high functional reliability. The serial to parallel converter contains a clock pulse generator, two pulse counters, two AND elements, four flip-flops, two pulse distributors, a shift register, and a pulse shaper. 1 il.

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам преобразовани  информации, и может быть использовано в автоматических системах дл  св зи с цифровыми вычислительными устройствами,The invention relates to computing technology, namely, information converting devices, and can be used in automatic systems for communicating with digital computing devices.

.Цель изобретени  - повышение функциональной надежности за счет ис- кл5очени  сбоев, вызванных кратковревыходе вырабатываетс  запрещающий сигнал. Четвертый импульс подаетс  на счетный вход первого счетчика 2, увеличива  его состо ние на 1, и на вход установки в О второго счетчика 10, устанавлива  его в нулевое состо ние, С выхода третьего триггера 1 1 информационные импульсы поступают на вход регистра 7 сдвига, в коThe purpose of the invention is to increase the functional reliability by eliminating the failures caused by short-durations and a inhibitory signal is generated. The fourth pulse is applied to the counting input of the first counter 2, increasing its state by 1, and the installation input to the second counter 10 sets it to the zero state. From the third trigger output 1 1, the information pulses enter the shift register 7, to

менным сн тием питани ,и за счет фор-Ш тором под воздействием тактовых иммировани  выходного кода только после приема достоверной информации.by relieving the power supply, and at the expense of the forwarder under the influence of a clock, which immit the output code only after receiving reliable information.

На чертеже представлена функциональна  схема преобразовател .The drawing shows the functional diagram of the Converter.

Преобразователь последовательного кода IB параллельный содержит генератор 1 тактовых импульсов,.первый счетчик 2 импульсов, первый триггер 3, первый и вторрй элементы И 4 и 5, второй триггер 6, регистр 7 сдвига,, первый и второй распределители 8 и 9 импульсов, второй счетчик 10 импульсов , третий и четвертый триггеры 11 и 12, формирователь 13 импульсов,The sequential code converter IB parallel contains a generator of 1 clock pulses. The first counter 2 pulses, the first trigger 3, the first and second elements And 4 and 5, the second trigger 6, shift register 7, the first and second distributors 8 and 9 pulses, the second counter 10 pulses, the third and fourth triggers 11 and 12, the driver of 13 pulses,

Вход формировател  13 импульсов  вл етс  входом 14 преобразовател , выходы регистра 7 - выходами 15 преобразовател , а выход элемента И 4- выходом записи 16 преобразовател .The input of the pulse former 13 is input 14 of the converter, the outputs of the register 7 are the outputs 15 of the converter, and the output of the AND 4 element is the output of the record 16 of the converter.

Преобразователь последовательного кода Е параллельный работает следующим образом.Converter serial code E parallel works as follows.

Двоичный последовательный 32-разр дный код поступает по входу 14 вThe binary 32-bit serial code is fed to input 14

пульсов с выхода первого распределител  8 импульсов происходит продвижение информации, и одновременно информационные импульсы, соответству15 ющие коду 1 , через второй элемент И 5 поступают на счетный вход второго триггера 6, В 32-р зр дном коде,поступающем по входу 14, содержитс  разр д четности, дополн ющий инфор20 мацию до нечетного состо ни . Таким образом, при поступлении всех 32-х разр дов кода на выходе второго триггера 6 формируетс  разрешающий сигнал , если количество единиц в ко25 де было нечетное. После прохождени  32-х импульсов следует пауза, В этот момент времени на вход установки в О второго счетчика 10 сигналы не юступают, а на счетный вход подаютс pulses from the output of the first distributor of 8 pulses promote information, and at the same time information pulses corresponding to code 1, through the second element I 5 are fed to the counting input of the second trigger 6, the 32-p back code received at input 14 contains a bit parity, supplementing the information to an odd state. Thus, when all the 32 bits of the code are received, an enable signal is generated at the output of the second trigger 6, if the number of units in the co25 was odd. After the passage of 32 pulses, there is a pause. At this point in time, the signals are not intercepted at the input to the installation in the O of the second counter 10, and

УЗUltrasound

импульсы с выхода генератора 1, Еслиpulses from the generator 1, if

зрем  между импульсами синхронизации соответствует паузе между словами , на выходе второго счетчика 10 вырабатываетс  разрешающий сигнал,ко- формирователь импульсов 13, где пре- торый, поступа  на второй распредели- образуетс  в последовательность им- тель импульсов 9, под воздействием пульсов информации и импульсов син- тактовых импульсов с генератора Г выхронизации , 1 мпульс синхронизации поступает на информационный вход четвертого триггера 12 и тактовыми импульсами с генератора 1 записываетс  в четвертый триггер 12 и с его выхода подаетс  на вход первого распределител  В импульсов, на другой вход которого поступают тактовые импульсы с генератора 1, на входе первого распределител  8 импульсов формируетс  последовательность импульсов,.первый из которых, поступа  на вход синхронизации третьего триггера 11, записывает информацию в третий триггер 11. Второй импульс с выхода первого распределител  8 импульсов, поступа  на вход регистра 7 сдвига, производитThe gap between the synchronization pulses corresponds to the pause between words, the output of the second counter 10 produces a permitting signal, a pulse coder 13, where the interrupter entering the second distribution forms an impulse pulse 9 in the sequence, under the influence of information pulses and pulses - clock pulses from the oscillator G of the synchronization, 1 sync pulse is fed to the information input of the fourth trigger 12 and clock pulses from the oscillator 1 is recorded in the fourth trigger 12 and from its output c to the input of the first distributor B of pulses, to the other input of which clock pulses are received from generator 1, a sequence of pulses is formed at the input of the first distributor 8 of pulses, the first of which, entering the synchronization input of the third trigger 11, writes information to the third trigger 11. The second a pulse from the output of the first distributor 8 pulses, arriving at the input of the shift register 7, produces

рабатывает два импульса. Первый импульс поступает на второй вход пер40 вого элемента И 4, если есть разрешение от триггера 3 и триггера 6, формирует сигнал разрешени  записи информации , выдаваемой по выходу 16. Второй импульс с выхода второго рас45 пределител  9 импульсов подаетс  на первый счетчик 2 и триггер 6 и обнул ет их. Триггер 3 формирует сигнал разрешени , .если поступило 32 импульса, если импульсов больше илиIt produces two impulses. The first pulse arrives at the second input of the first element AND 4, if there is a resolution from trigger 3 and trigger 6, generates a signal for recording information outputted by output 16. The second pulse from the output of the second distributor 9 pulse is fed to the first counter 2 and trigger 6 and put them down. Trigger 3 generates a enable signal. If 32 pulses are received, if there are more pulses or

50 меньше 32-х, сигнал разрешени  приема информации не формируетс .50 is less than 32, no information reception signal is generated.

Импульсы на выходах генератора 1 тактовых импульсов формируютс  в та- последовательный сдвиг информации,по- 55 последовательно, что на кг1ждом ступившей с третьего триггера 11, последующем выходе импульс формиру- Третий импульс поступает на нулевой етс  по заднему фронту импульса на вход триггера 3 и переводит его в предшествующем выходе. Причем форми- нулевое состо ние, при этом на его рование импульса на первом входе пропульсов с выхода первого распределител  8 импульсов происходит продвижение информации, и одновременно информационные импульсы, соответству15 ющие коду 1 , через второй элемент И 5 поступают на счетный вход второг триггера 6, В 32-р зр дном коде,поступающем по входу 14, содержитс  разр д четности, дополн ющий инфор20 мацию до нечетного состо ни . Таким образом, при поступлении всех 32-х разр дов кода на выходе второго триггера 6 формируетс  разрешающий сигнал , если количество единиц в ко25 де было нечетное. После прохождени  32-х импульсов следует пауза, В этот момент времени на вход установки в О второго счетчика 10 сигналы не юступают, а на счетный вход подаютсThe pulses at the outputs of the generator 1 clock pulses are formed in such a sequential shift of information, 55 successively, which stepped from the third trigger 11 per kg, then the output pulse forms a third pulse arrives at the zero leading edge of the pulse at the trigger 3 input and translates him in the previous exit. Moreover, the zero state is formed, while its pulse at the first input of the pulses from the output of the first distributor 8 pulses promotes information, and at the same time the information pulses corresponding to code 1, through the second element 5, arrive at the second input of the second trigger 6, The 32-p sped code arriving at input 14 contains a parity bit that complements the information to an odd-numbered state. Thus, when all the 32 bits of the code are received, an enable signal is generated at the output of the second trigger 6, if the number of units in the co25 was odd. After the passage of 32 pulses, there is a pause. At this point in time, the signals are not intercepted at the input to the installation in the O of the second counter 10, and

УЗUltrasound

импульсы с выхода генератора 1, Еслиpulses from the generator 1, if

рабатывает два импульса. Первый импульс поступает на второй вход пер40 вого элемента И 4, если есть разрешение от триггера 3 и триггера 6, формирует сигнал разрешени  записи информации , выдаваемой по выходу 16. Второй импульс с выхода второго рас45 пределител  9 импульсов подаетс  на первый счетчик 2 и триггер 6 и обнул ет их. Триггер 3 формирует сигнал разрешени , .если поступило 32 импульса, если импульсов больше илиIt produces two impulses. The first pulse arrives at the second input of the first element AND 4, if there is a resolution from trigger 3 and trigger 6, generates a signal for recording information outputted by output 16. The second pulse from the output of the second distributor 9 pulse is fed to the first counter 2 and trigger 6 and put them down. Trigger 3 generates a enable signal. If 32 pulses are received, if there are more pulses or

50 меньше 32-х, сигнал разрешени  приема информации не формируетс .50 is less than 32, no information reception signal is generated.

исходит по заднему фронту импульса на четвертом выходе,comes on the falling edge of the pulse at the fourth output,

Форм,,ула изобретени Form ,, ula invention

Преобразователь последовательногоSerial converter

кода в параллельный, содержащий генератор тактовых импульсов, первый счетчик импульсов, выход которого соединен с S-входом первого тригге- pa, выход которого соединен с первым входом первого элемента И, второй элемент И, выход которого соединен со счетным входом второго триггера, и регистр сдвига, отличающий с   тем, что, с целью повьппени  функциональной надежности преобразовател  за счет исключени  сбоев, вызванных кратковременным сн тием питани , и за счет формировани  выходного ко- да только после приема достоверной входной информации, в него введены распределители импульсов, второй счетчик импульсов, третий и четвертый триггеры и формирователь импульсов, первый и второй выходы которого соединены с D-входами третьего и четвертого триггеров соответственно,первый выход первого распределител  импульсов соединен с С-входом третьего триггера, второй выход - с первыми входами регистра сдвига и второго элемента И, третий выход - с R-BXO- дом первого тригера, четвертый выход - со счетным входом первого счетчика импульсов и входом установки ну;  второго счетчика импульсов, пер- ый выход второго распределител  импульсов соединен с входами установки нул  первого счетчика импульсов и второго триггера, выход второго счетчика импульсов соединен с первым входом второго распределител м импульсов , второй выход которого соединен с вторым входом первого элемента И, выход второго триггера соединен с третьим входом первого элемента И, выход третьего триггера соединен с вторыми входами регистра сдвига и второго элемента И, выход четвертого триггера соединен с первым входом первого распределител  импульсов,первый выход генератора тактовых импульсов соединен с вторым входом первого распределител  импульсов, второй выход - с С-входом четвертого триггера , третий выход - со счетным входом второго счетчика импульсов, четвертый выход - с вторым входом второго распределител  импульсов, вход формировател  импульсов  вл етс  входом преобразовател  последовательного кода в параллельный, выходы регистра сдвига  вл ютс  информационными вы- ходами преобразовател  последовательного кода в параллельный, выход первого элемента И  вл етс  дополнительным выходом записи преобразовател  последовательного кода в параллельный .code in parallel, containing a clock pulse generator, the first pulse counter, the output of which is connected to the S input of the first trigger, the output of which is connected to the first input of the first element, And, the second element And, the output of which is connected to the counting input of the second trigger, and register due to the fact that, in order to increase the functional reliability of the converter by eliminating failures caused by a short power supply and by forming the output code, only after receiving reliable input information , pulse distributors are entered into it, the second pulse counter, the third and fourth triggers and the pulse shaper, the first and second outputs of which are connected to the D inputs of the third and fourth triggers, respectively, the first output of the first pulse distributor connected to the C input of the third trigger, the second output - with the first inputs of the shift register and the second element And, the third output - with the R-BXO - house of the first trigger, the fourth output - with the counting input of the first pulse counter and the installation input well; The second pulse counter, the first output of the second pulse distributor is connected to the inputs of the zero setting of the first pulse counter and the second trigger, the output of the second pulse counter is connected to the first input of the second pulse distributor, the second output of which is connected to the second input of the first element And, the output of the second trigger connected to the third input of the first element And, the output of the third trigger is connected to the second inputs of the shift register and the second element And, the output of the fourth trigger is connected to the first input of the first split the pulse distributor, the first output of the clock pulse generator is connected to the second input of the first pulse distributor, the second output - with the C-input of the fourth trigger, the third output - with the counting input of the second pulse counter, the fourth output - with the second input of the second pulse distributor, the input of the pulse shaper The input of the serial to parallel converter, the outputs of the shift register are the information outputs of the serial to parallel converter, the output of the first element This AND is an additional output of a serial to parallel converter.

J/lJ / l

Claims (1)

Ф о р м.„ у л а изобретенияClaim Преобразователь последовательного кода в параллельный, содержащий генератор тактовых импульсов, первый счетчик импульсов, выход которого соединен с S-входом первого триггера, выход которого соединен с первым входом первого элемента И, второй элемент И, выход которого соединен со счетным входом второго триггера, и регистр сдвига, отличающий-15 с я тем, что, с целью повышения функциональной надежности преобразователя за счет исключения сбоев, вызванных кратковременным снятием питания, и за счет формирования выходного ко- 20 да только после приема достоверной входной информации, в него введены распределители импульсов, второй счетчик импульсов, третий и четвертый триггеры и формирователь импульсов, 25 первый и второй выходы которого соединены с D-входами третьего и четвертого триггеров соответственно,первый выход первого распределителя импульсов соединен с С-входом третьего 30 триггера, второй выход - с первыми входами регистра сдвига и второго элемента И, третий выход - с R-bxoдом первого тригера, четвертый выход - со счетным входом первого счетA serial to parallel converter containing a clock generator, a first pulse counter, the output of which is connected to the S-input of the first trigger, the output of which is connected to the first input of the first element And, the second element And, the output of which is connected to the counting input of the second trigger, and the register shear, distinguishing 15 s with the fact that, in order to increase the functional reliability of the converter by eliminating failures caused by short-term power off, and by forming the output code 20 only after reliable input information, it includes pulse distributors, a second pulse counter, third and fourth triggers and a pulse shaper, 25 whose first and second outputs are connected to the D inputs of the third and fourth triggers, respectively, the first output of the first pulse distributor is connected to the C input third trigger 30, the second output with the first inputs of the shift register and the second element AND, the third output with the R-bxod of the first trigger, the fourth output with the counting input of the first count 80 4 чика импульсов и входом установки нуля второго счетчика импульсов, первый выход второго распределителя импульсов соединен с входами установки нуля первого счетчика импульсов и второго триггера, выход второго счетчика импульсов соединен с первым входом второго распределителям импульсов, второй выход которого соединен с вторым входом первого элемента И, выход второго триггера соединен с третьим входом первого элемента И, выход третьего триггера соединен с вторыми входами регистра сдвига и второго элемента И, выход четвертого триггера соединен с первым входом первого распределителя импульсов,первый выход генератора тактовых импульсов соединен с вторым входом первого распределителя импульсов, второй выход - с С-входом четвертого триггера, третий выход - со счетным входом второго счетчика импульсов, четвертый выход - с вторым входом второго распределителя импульсов, вход формирователя импульсов является входом преобразователя последовательного кода в параллельный, выходы регистра сдвига являются информационными вы-* ходами преобразователя последовательного кода в параллельный, выход первого элемента И является дополнительным выходом записи преобразователя последовательного кода в параллельный.80 4 pulses and a second pulse counter zero input, the first output of the second pulse distributor is connected to zero inputs of the first pulse counter and the second trigger, the second pulse counter is connected to the first input of the second pulse distributors, the second output of which is connected to the second input of the first element And, the output of the second trigger is connected to the third input of the first element And, the output of the third trigger is connected to the second inputs of the shift register and the second element And, the output of the fourth trigger and connected to the first input of the first pulse distributor, the first output of the clock generator is connected to the second input of the first pulse distributor, the second output to the C-input of the fourth trigger, the third output to the counting input of the second pulse counter, the fourth output to the second input of the second distributor pulses, the input of the pulse shaper is the input of the serial to parallel converter, the outputs of the shift register are the information outputs of the serial code converter * parallel, the output of the first element AND is an additional output of the serial to parallel converter.