SU1598191A1 - Device for receiving bi-pulse signals - Google Patents
Device for receiving bi-pulse signals Download PDFInfo
- Publication number
- SU1598191A1 SU1598191A1 SU884604350A SU4604350A SU1598191A1 SU 1598191 A1 SU1598191 A1 SU 1598191A1 SU 884604350 A SU884604350 A SU 884604350A SU 4604350 A SU4604350 A SU 4604350A SU 1598191 A1 SU1598191 A1 SU 1598191A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- trigger
- receiving
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к технике св зи. Цель изобретени - повышение пропускной способности. Устройство дл приема биимпульсных сигналов содержит триггер 1, блоки 2 и 3 задержки, элементы И 4 и 5, регистры 6 и 7 сдвига и дифференцирующий блок 8. Цель достигаетс за счет уменьшени веро тности ложной цикловой синхронизации/ложного циклового фазировани /. При этом сигнал цикловой синхронизации формируетс только в случае подтверждени цикличности его выделени . 2 ил.The invention relates to communication technology. The purpose of the invention is to increase throughput. The device for receiving bi-pulse signals contains trigger 1, blocks 2 and 3 delays, elements 4 and 5, shift registers 6 and 7, and differentiating block 8. The goal is achieved by reducing the likelihood of spurious frame synchronization / spurious cycle phasing /. In this case, the frame alignment signal is generated only if it is confirmed that it is cycled. 2 Il.
Description
SS
(Л(L
ф ф о в фf f o o f f
елate
со эоwith eo
.1.one
Изобретение относитс к технике св зи и может использоватьс в системах передачи данных, использующих синхронизирукхциес коды, в частност в волоконно-оптических системах передачи информации.The invention relates to communication technology and can be used in data transmission systems using synchronization codes, in particular, in fiber-optic data transmission systems.
Цель изобретени - повышение пропускной способности.The purpose of the invention is to increase throughput.
На фиг. 1 изображена структурна электрическа схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие работу устройства .FIG. 1 shows the structural electrical circuit of the proposed device; in fig. 2 - timing diagrams for the operation of the device.
Устройство содержит триггер 1, первый 2 и второй 3 блоки задержки, первый 4 и второй 5 элементы И, первый 6 и второй 7 регистры сдвига, дифференцирующий блок 8,The device contains a trigger 1, the first 2 and second 3 blocks of the delay, the first 4 and second 5 elements And, the first 6 and second 7 shift registers, differentiating unit 8,
Устройство работает следующим образом.The device works as follows.
На вход устройства (фиг. 2а) поступает восстановленный по длительности и амплитуде биимпульсный сигнал, из которого с. помощью дифференцирующего блока 8 формируетс последовательность импульсов дифференцировани (фиг. 26). С помощью триггера 1 и блока 2, обеспечивающего установление триггера 1 в единичное состо ние через 0,75 Т (Т - период следовани биимпульсного сигнала), происходит селектирование из последовательности импульсов дифференцировани только периодических импульсов, выделенных посередине биимпульсных сигналов (фиг. 2в). Формируема на пр мом выходе триггера 1 последовательность импульсов (период следовани их равен Т) используетс в качестве синхронизирующих импульсов (СИ),обеспечивающих синхронную работу устройства (фиг. 2г). Путем стробировани поступающих на информационный вход регистра 6 сдвига биимпульсных си|- налов в первой половине тактового интервала в разр ды регистра 6 осуществл етс последовательна запись принимаемых данных, представленных в двоичном виде (фиг. 2ж). Момент нахождени на разр дах с первого по N-й регистра 6 сдвига прин того сообщени определ етс по сдвигу СИ, выделенного при приеме первого символа следующего сообщени , на величину 30. Определение момента сдвига СИ осуществл етс с помощью блока 3, осуществл ющего сдвиг СИ на 0,25Т (фиг. 2д), и элемента И 4, Как видноThe input of the device (Fig. 2a) receives a bi-pulse signal reconstructed in duration and amplitude, from which c. using differentiating unit 8, a sequence of differentiation pulses is formed (Fig. 26). Using the trigger 1 and block 2, which ensures the establishment of the trigger 1 in a single state through 0.75 T (T is the period of the bi-pulse signal), selection from the sequence of differentiation pulses takes place only periodic pulses allocated in the middle of bi-pulse signals (Fig. 2c). A sequence of pulses formed at the forward output of trigger 1 (their period is equal to T) is used as synchronizing pulses (SI), ensuring synchronous operation of the device (Fig. 2d). By gating incoming biometric impulse signals to the information input of the register 6 of the shift in the first half of the clock interval in the bits of the register 6, the received data, represented in binary form, is sequentially recorded (Fig. 2g). The moment of finding on the bits from the first to the Nth shift register 6 of the received message is determined by the SI shift, selected when receiving the first character of the next message, by 30. The determination of the SI shift moment is performed using block 3, which shifts the SI at 0.25T (Fig. 2d), and the element And 4, as seen
из приведенных эпюр напр жений, совпадение единичных импульсов на входах элемента И k возможно только при смещении местоположени СИ. В случае наличи дивиации фронтов СИ () необходимую устойчивость работы можно обеспечить увеличением длительности задержки блока 3, при этом должно 10 выполн тьс следующее условие:From the above voltage plots, the coincidence of single pulses at the inputs of the element AND k is possible only when the SI location is shifted. In the case of the presence of the SI () front division (), the necessary stability of operation can be ensured by increasing the delay time of block 3, and the following condition must be fulfilled 10:
° 25Т +dt, t, 0,25Т +° 25T + dt, t, 0.25T +
1515
+ tAHS + tAHS
С целью уменьшени веро тностиIn order to reduce the likelihood
ложной цикловой синхронизации (ЦС). т.е. ложного циклового фазировани , формирование этого сигнала осуществ- етс только в случае подтвержде- 2 ни цикличности его выделени . С этой целью сигнал с выхода элемента И 4 записываетс в регистр 7 сдвига, происходит его последовательный сдвиг. Разр дность регистра 7 совпадает с длиной сообщени и равна N символам. В случае правильного периодического выделени .IIC единичные сигналы на входах элемента И 5 совпадут в момент приема первого симво- 0 ла очередного сообщени (фиг.2 е,з). По сигналам ЦС происходит считывание потребителем информации прин того сообщени , записанного на разр дах с первого по N-й регистра 6 5 сдвига, в нулевом разр де записан первый символ следующего сообщени . Обща разр дность регистра 6 сдвига выбираетс равной N+1.false frame synchronization (CA). those. false cyclic phasing, the formation of this signal is carried out only if it is confirmed that its extraction is cyclical. For this purpose, the signal from the output of the AND 4 element is written to the shift register 7, it is successively shifted. The length of register 7 coincides with the length of the message and is equal to N characters. In the case of correct periodic extraction of .IIC, the single signals at the inputs of the element And 5 will coincide at the moment of reception of the first character of the next message (Fig. 2e, g). According to the CA signals, the consumer reads the information of the received message recorded on the bits from the first to the N-th register of 6 5 shift, the first character of the next message is written in the zero bit. The total width of the shift register 6 is chosen equal to N + 1.
Выбор величины осуществл етс 0 следующим образом.The selection of the value is 0 as follows.
Рассматриваемые устройства относ тс к безгенераторным, т.е. на приемном конце выделение СИ осуществл етс непосредственно из принимаемых 5 данных (происходит дифференцирование фронтов принимаемых посылок), при этом в качестве СИ используютс только импульсы дифференцировани , выдел емые посередине биимпульсных си|- 0 налов (фиг.2е).-В результате того, что у принимаемых посылок имеет место флюктуаци фронтов, величину аТ необходимо выбрать такой, чтобы не произошло ложное выделение сдвинуто- 5 го СИ (ложного циклового фазировани ) Известно, что флюктуаци фронтов импульсов дл световодных линий св зи описываетс нормальным закономThe devices considered are generatorless, i.e. at the receiving end, the selection of the SR is carried out directly from the received 5 data (differentiation of the fronts of the received parcels takes place), while only the differentiation pulses allocated in the middle of the bi-impulse si-0 oval are used as the SI (Fig. 2e). that the received parcels have fluctuations of the fronts, the value of aT must be chosen so as to not cause a false selection of the shifted SR (false cyclic phasing). It is known that the fluctuation of the fronts of the pulses for the optical lines with in zi is described with normal law
5five
-(- (
У2Г-&,Y2G- &,
2626
где 6с Рреднеквадратическа ошибка .where 6c is a RMS error.
В соответствии с тем, что дл .правильного- выделени СИ необходимо учитывать возможные смещени СИ и предыдущего такта (измерение величины j осуществл етс относительно его местоположени ), будет иметь место композици нормальных законов с дисперсиейIn accordance with the fact that in order to properly allocate the SI, it is necessary to take into account possible displacements of the SI and the previous cycle (measurement of j is relative to its location), there will be a composition of normal laws with variance
6 6, + 2 + 26,- 6 f ,6 6, + 2 + 26, - 6 f,
где | - коэффициент коррел ции СИwhere | - SI correlation coefficient
соседних битов с учетом того , что они не коррелирова- ны, f 0; 6, иneighboring bits, taking into account the fact that they are not correlated, f 0; 6, and
с - среднеквадратические отклонени СИ соответственно в (N-1) и N битах. Задава сь определенной величиной веро тности возникновени ошибки при регистрации местоположени СИ, определим требуемое дл ее выполнени значениеc is the standard deviation of the SI in (N-1) and N bits, respectively. Given a certain value of the probability of an error occurring during the registration of the SI location, we will determine the value required for its execution
1,-и1, and
598191598191
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884604350A SU1598191A1 (en) | 1988-11-18 | 1988-11-18 | Device for receiving bi-pulse signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884604350A SU1598191A1 (en) | 1988-11-18 | 1988-11-18 | Device for receiving bi-pulse signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1598191A1 true SU1598191A1 (en) | 1990-10-07 |
Family
ID=21408915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884604350A SU1598191A1 (en) | 1988-11-18 | 1988-11-18 | Device for receiving bi-pulse signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1598191A1 (en) |
-
1988
- 1988-11-18 SU SU884604350A patent/SU1598191A1/en active
Non-Patent Citations (1)
Title |
---|
Патент US ff (276656. кл. Н В 9/00, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6340080B2 (en) | ||
SU1598191A1 (en) | Device for receiving bi-pulse signals | |
SU1283980A1 (en) | Serial code-to-parallel code converter | |
SU1598197A1 (en) | Shaper of bi-pulse signals | |
SU1215167A1 (en) | Device for synchronizing pulses | |
SU1085005A2 (en) | Cyclic synchronization device | |
SU1356251A1 (en) | Device for separating cycle synchronization signal | |
SU1660175A1 (en) | Series-to-parallel code converter | |
SU1085006A1 (en) | Cyclic phasing receiver | |
SU790218A1 (en) | Device for synchronizing timing train signals | |
SU1665526A1 (en) | Digital data receiving device | |
SU1138800A1 (en) | Device for forming word from syllables | |
SU1325719A1 (en) | System of transmitting discrete information | |
SU736114A1 (en) | Switchable digital correlator | |
SU1509913A1 (en) | Device for interfacing user with computer | |
SU1596477A1 (en) | Device for receiving bi-pulse signals | |
SU1633494A1 (en) | Decoder for phase-shift code | |
SU1555897A1 (en) | Device for reception of signals with minimum frequency modulation | |
SU1107336A2 (en) | Vertical synchronization device | |
SU1529459A1 (en) | Device for transmission and reception of discrete information | |
SU1187253A1 (en) | Device for time reference of pulses | |
RU1771076C (en) | Bipulse signal receiving device | |
SU1631741A1 (en) | Cyclic phasing device for optical fiber data pransmission systems | |
SU1656685A2 (en) | Serial-to-parallel converter | |
SU944134A2 (en) | Cycle-wise synchronization device |