SU1269242A1 - Device for generating two-phase harmonic signals - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в статических преобразовател х частоты. Цель изобретени  - повышение точности формы выходных сигна (ЛThe invention relates to a pulse technique and can be used in static frequency converters. The purpose of the invention is to improve the accuracy of the output waveform (L

Description

лов. Устройство содержит формирователь 1 линейно измен емого двоичного кода, включающий счетчик 10 импульсов , построенный на п последовательно соединенных реверсивных счетчиках импульсов, и блоки 11 инвертировани , а также цифроаналоговые умножители 3,4, инвертирующий усилитель 5 и блок 9 задани  амплитуды. Дл  достижени  пели введены блок 2 инверторов , инвертирующими усилитель б и сумматоры-формирователи 7 и 8 с об- разованием новых св зей между элементами устройства. 1 ил.fishing The device contains a linearly variable binary code generator 1, which includes a pulse counter 10, built on n series-connected reversing pulse counters, and inverting units 11, as well as digital-analog multipliers 3,4, an inverting amplifier 5 and an amplitude setting unit 9. In order to reach the pellet, a block of 2 inverters was introduced, inverting amplifier b and adders-formers 7 and 8 with the formation of new connections between the elements of the device. 1 il.

Изобретение относитс  к и myльcной технике и может быть использовано в статических преобразовател х частоты.The invention relates to the chemical technique and can be used in static frequency converters.

Целью изобретени   вл етс  повышение точности формы выходных сигналов .The aim of the invention is to improve the accuracy of the shape of the output signals.

На чертеже приведена функхщональна  схема устройства дл  формировани  двухфазных гармонических сигналов .The drawing shows a functional diagram of a device for generating two-phase harmonic signals.

Устройство содержит формировательThe device contains a driver

1линейно измен емого двоичного кода , блок 2 инверторов, цифроаналоговые умножители 3 и 4, инвертирующие усилители 5 и 6, сумматоры-формирователи 7 и 8, блок 9 задани  амплитуды выходы формировател  1 подключены к входам умножител  3 непосредственно, а к входам умножител  4 - через блок1 linearly variable binary code, block 2 of inverters, digital-analog multipliers 3 and 4, inverting amplifiers 5 and 6, adders-formers 7 and 8, block 9 setting the amplitude of the outputs of shaper 1 are connected to the inputs of the multiplier 3 directly, and to the inputs of the multiplier 4 - through block

2инверторов, первый и второй выходы умножителей 3 и 4 соединены соответственно с входами сумматоров-формирователей 7 и 8 и с входами инвертирующих усилителей 5 и 6, выход блока 9 соединен с другими входами сумматоров-формирователей 7 и 8.2inverters, the first and second outputs of the multipliers 3 and 4 are connected respectively to the inputs of the adders-formers 7 and 8 and to the inputs of the inverting amplifiers 5 and 6, the output of the block 9 is connected to other inputs of the adders-7 and 8.

Формирователь 1 содержит последовательно соединенные счетчик 10 импульсов (построенньш на п последовательно соединенных реверсивных счетчиках импульсов) и блоки 11 инвертировани , (п+1)-й вход счетчика 10 соединен с вторыми входами блоков 11 и через инвертор 12 - с первым входом элемента 2И-Ш1И 13, другой вход которого подключен через инвертор 14 к (п+2)-му входу счетчика 10,The imaging unit 1 contains series-connected pulse counter 10 pulses (built on n series-connected reversing pulse counters) and inverting units 11, (n + 1) -th input of counter 10 is connected to the second inputs of blocks 11 and through the inverter 12 to the first input of element 2I- Ш1И 13, another input of which is connected via an inverter 14 to the (n + 2) th input of the counter 10,

Устройство работает следующим образом.The device works as follows.

На суммирующий или вычитакщий входы счетчика 10 приход т импульсы, например, с импульсного датчика при использовании устройства в электроприводе с синхронным двигателем, ПЬThe totalizing or subtracting inputs of the counter 10 receive pulses, for example, from a pulse sensor when using the device in an electric drive with a synchronous motor, ПЬ

мере поступлени  входных импульсов на п выходах счетчика 10 формируетс  последовательность кодов (эквивалентна  аналогова  величина), котора  соответствует линейно нарастающему напр жению. Сигналы с п выходов счетчика 10 формировател  1 линейно измен емого двоичного кода поступают на первые входы блока 11 инвертировани , на их вторые входы поступают импульсы с (п+1)-го разр да счетчика 10, а на третьи входы блока 11 поступают инвертированные (через инвертор 12) импульсы (п+1)-гоas the input pulses arrive at the p outputs of the counter 10, a sequence of codes is formed (equivalent to the analog value), which corresponds to a linearly increasing voltage. The signals from the p outputs of the counter 10 of the former of the linearly variable binary code are fed to the first inputs of the inverting unit 11, to their second inputs are received pulses from the (n + 1) -th bit of the counter 10, and to the third inputs of the block 11 the inverted (through inverter 12) pulses (n + 1) -th

разр да. В том случае, если на выходе (п+1) счетчика 10 снимаетс  логический О, на выходе блока 11 инвертировани  сигнал будет такой же, что и на первом входе. Если вbit In the event that the logical O is removed at the output (n + 1) of the counter 10, the signal at the output of the inverting unit 11 will be the same as at the first input. If in

(п+1)-м разр де хюгический О сменитс  на 1, то на выходе блока 11 инвертировани  сигнал будет- инвертированным относительно сигнала на первом входе,(n + 1) th discharge of hygiene O changes to 1, then at the output of the inverting unit 11 the signal will be inverted relative to the signal at the first input,

Эти кодовые последовательности подаютс  непосредственно на дифровые входы первого умножител  3, а через блок 2 инверторов - на дифро- вые входы второго умножител  4, НаThese code sequences are fed directly to the diffraction inputs of the first multiplier 3, and through the block 2 of inverters to the diffraction inputs of the second multiplier 4, On

выходе умножител  3 формируетс  напр жение трехугольной формы, такое же напр жение формируетс  на выходе умножител  4, но сдвинутое относительно напр жени  на умножителе 3the output of the multiplier 3 is formed by a triangular voltage, the same voltage is formed at the output of multiplier 4, but shifted relative to the voltage on the multiplier 3

на 180°, Импульс с (п+2)-го выхода счетчика 10 используетс  дл  получени  двухпол рного сигнала первой и второй фаз,at 180 °, the Impulse of the (n + 2) -th output of counter 10 is used to obtain a two-pole signal of the first and second phases,

Claims (1)

Выходной сигнал с выхода умножител  3 и блока 9 задани  амплитуды йыходного сигнала обрабатываетс  сумматором-формирователем 7 и поступает с его выхода на аналоговый вход умножител  4, с выхода которого сигнал поступает на сумматор-формирова-тель 8, где также обрабатываетс  сигнал с, блока 9 и поступает на ана логовый вход умножител  3, Сигналы i с выходов умножителей 3 и , пройд  через первые входы инвертирующих усилителей 5 и 6, представл ют ,собой гармонические колебани  с фазовым сдвигом 180. Сигналы, поступающие на вторые входы «S инвертирующих уси лителей 5 и 6, обеспечивают переклю чение последних из инвертирующего ре жима в неинвертирующий дл  получени  бипол рного гармонического сигнала на их выходе. Формула изобретени  Устройство дл  формировани  двухфазных гармонических сигналов, содер жащее формирователь линейно измен емого двоичного кода, разр дные выходы которого соединены с разр дными входами первого цифроаналогового умножител , второй цифроаналоговый умножитель , первый инвертирующий усилитель и блок задани  амплитуды выходного сигнала, отличающее с   тем, что, с целью повьшени  точности формы выходного сигнала, в него введены блок инверторов, второй инвертируюидий усилитель, первый и второй сумматоры-формирователи, причем разр дные выходы формировател  линейно измен емого двоичного кода через блок инверторов соединены с разр дными входами второго цифроаналогового умножител , выход которого соединен с первым входом первого,инвертирующего усилител  и с первым входом второго сумматора-формировател , выход первого цифроаналогового умножител  соединен с первым входом второго инвертирующего усилител  и с первым входом первого сумматораформировател , вторые входы сумматоров-формирователей подключены к выходу блока за гани  амплитуды выходного сигнала, выход первого сумматора-формировател  подключен к аналоговому входу второго цифроаналогового умножител , выход второго сумматора-формировател  соединен с аналоговым входом первого цифроаналогового умножител , вторые входы инвертирующих усилителей подключены соответственно к первому и второму управл ющим входам формировател  линейно, измен емого двоичного кода.The output signal from the output of the multiplier 3 and block 9 specifying the amplitude of the output signal is processed by the adder-shaper 7 and is fed from its output to the analog input of the multiplier 4, from the output of which the signal goes to the adder-shaper-8, which also processes the signal from, block 9 and goes to the analog input of the multiplier 3, The signals i from the outputs of multipliers 3 and, passing through the first inputs of inverting amplifiers 5 and 6, are harmonic oscillations with a phase shift of 180. The signals input to the second inputs "S inverts 5 and 6, provide the switching of the latter from the inverting mode to the non-inverting one to obtain a bipolar harmonic signal at their output. DETAILED DESCRIPTION A device for generating two-phase harmonic signals containing a linearly variable binary shaper whose bit outputs are connected to the bit inputs of the first digital-analog multiplier, the second digital-analog multiplier, the first inverting amplifier, and the unit for setting the amplitude of the output signal, differing from that , in order to increase the accuracy of the output waveform, a block of inverters has been entered into it, a second inverting amplifier, the first and second formers, and n By means of an inverter block, the bit outputs of a linearly variable binary shaper are connected to the bit inputs of a second digital-analog multiplier, the output of which is connected to the first input of a first inverting amplifier, and the first digital-analog multiplier's output is connected to the first input of a second multiplier inverting amplifier and with the first input of the first adder transformer, the second inputs of the adders-formers are connected to the output of the block beyond the frequency of the output amplitude signal, the output of the first generator adder is connected to the analog input of the second digital-analog multiplier, the output of the second generator adder is connected to the analog input of the first digital-analog multiplier, and the second inputs of the inverting amplifiers are connected respectively to the first and second control inputs of the linear, variable binary code.