SU571891A1 - Delay circuit - Google Patents
Delay circuitInfo
- Publication number
- SU571891A1 SU571891A1 SU7602357450A SU2357450A SU571891A1 SU 571891 A1 SU571891 A1 SU 571891A1 SU 7602357450 A SU7602357450 A SU 7602357450A SU 2357450 A SU2357450 A SU 2357450A SU 571891 A1 SU571891 A1 SU 571891A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- unit
- input
- inputs
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
(54) УСТРОЙСТВО ЗАДЕРЖКИ(54) DELAY DEVICE
- . 1-. one
Изобретение относитс к радиотехнике, мажег быть использовано в автоматике и вычислительной технике.The invention relates to radio engineering, can be used in automation and computing.
Известно устройство задержки, содержащее соединенные последовательно генера тс, первый блсж формирсаани , делитель частоты, второй блок формирсжани и дифференцирующую цепь, блок совпадени , входы которого соединены с выходами блоков формировани , рабочий и управл ющий счетчики, между которыми включено устройс во сравнени кодов; счетный вход рабочего счетчика соединен с выходом блока совпадени , а входы установки нул св заны-с выходом дифференцирующей цепи tl .A delay device is known that contains serially connected generators, the first blasting unit, a frequency divider, a second shaping unit and a differentiating circuit, a coincidence unit whose inputs are connected to the outputs of the shaping units, operating and controlling counters, between which the device is compared in comparison of codes; the counting input of the operating counter is connected to the output of the coincidence unit, and the inputs of the zero setting are connected to the output of the differentiating circuit tl.
Однако это устройство обладает сравнительно невысокой точностью задержки.However, this device has a relatively low latency.
Цель изобретени - повышение точности задержки.The purpose of the invention is to improve the accuracy of the delay.
.Дл этого в устройство задержки, содер )кащее соединенные последовательно генератор , первый блок формировани , делитель Частоты, второй блок формировани и дифференцирующую цепь, блок совпадени , входы которого соединены с выходами блсжсжFor this, in a delay device, comprising a generator connected in series, a first shaping unit, a Frequency divider, a second shaping unit and a differentiating circuit, a coincidence unit, the inputs of which are connected to the outputs
ормировани , рабочий и управл ющий счет- чики, между которыми включено устройство сравнени кодов, причем счетный вход рабочего счетчика соединен с выходом блока совпадени , а входы установки нул св заны с выходом дифференцирующей цепи, введены интерпол ционный счетчик, преобразователь код-напр жение, третий блок формирова. ни , генератор ударного возбуждени , интервалов; к выходу устройства сравнениь кодов подключены соединенные последовательно третий блок формировани , генератор ударного возбуждени , счетчик интервалов и дешифратор, выход которого сое-The operating and control counters between which the code comparison device is switched on, the counting input of the operating counter is connected to the output of the coincidence unit, and the inputs of the zero setup are connected to the output of the differentiating circuit, the interpolation counter, the code-voltage converter, third block form. nor, generator of shock excitation, intervals; connected to the output of the device comparing codes are connected in series the third unit of formation, the generator of shock excitation, the interval counter and the decoder, the output of which is
динен со входами третьего блока формировани и счетчика интервалов; вход управл ющего счетчика соединен с выходом интерпол ционного счетчика, разр дный выход которого через преобразсжатель код-напр жение соединен с управл ющим входом генератора ударного возбуждени .dinene with inputs of the third formation block and interval counter; the input of the control counter is connected to the output of the interpolation counter, the discharge output of which is connected to the control input of the shock excitation generator through a code-voltage converter.
На чертеже приведена структурна электрическа схема устройства.The drawing shows a structural electrical circuit of the device.
Устройство задержки содержит соединенThe delay device contains connected
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602357450A SU571891A1 (en) | 1976-05-03 | 1976-05-03 | Delay circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602357450A SU571891A1 (en) | 1976-05-03 | 1976-05-03 | Delay circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
SU571891A1 true SU571891A1 (en) | 1977-09-05 |
Family
ID=20660372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602357450A SU571891A1 (en) | 1976-05-03 | 1976-05-03 | Delay circuit |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU571891A1 (en) |
-
1976
- 1976-05-03 SU SU7602357450A patent/SU571891A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU571891A1 (en) | Delay circuit | |
SU1497721A1 (en) | Pulse train generator | |
SU949579A1 (en) | Seismic vibrator control signal generator | |
SU785979A1 (en) | Pulse selector by repetition period | |
SU1614095A2 (en) | Infralow frequency signal generator | |
SU1083330A1 (en) | Frequency multiplier | |
SU1506504A2 (en) | Frequency multiplier | |
SU1127097A1 (en) | Frequency w divider with variable countdown | |
SU847497A1 (en) | Controllable pulse renerator | |
SU1277035A1 (en) | Program device for controlling source of seismic signals | |
SU1104541A1 (en) | Generator of function sin x raised in power 2 | |
SU1557537A1 (en) | Digital generator of harmonic signal having linear law of frequency change | |
SU1354386A2 (en) | Digital frequency multiplier with variable multiplication ratio | |
SU1169161A1 (en) | Pulse-frequency converter | |
SU1119175A1 (en) | Frequency divider | |
SU705645A1 (en) | Variable pulse length oscillator | |
SU928352A1 (en) | Digital frequency multiplier | |
SU1496022A1 (en) | Redundant clock pulse generator | |
SU1628182A2 (en) | Random signal generator | |
SU982200A1 (en) | Controllable frequency divider | |
SU366552A1 (en) | GENERATOR OF RECTANGULAR IMPULSES WITH DELAYED FEEDBACK | |
SU930626A1 (en) | Pulse delay device | |
SU949803A2 (en) | Device for converting parallel code to pulse repetition frequency | |
SU1714785A2 (en) | Former of random signals | |
JPS5443668A (en) | Pulse generator |