SU1265770A1 - Устройство микропрограммного управлени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройстве управлени  ЭВМ. Целью изобретени   вл етс  повышение достоверности функционировани  устройства. Устройство содержит блок :хранени  кода операции, блок формировани  адреса микрокоманды, блок пам ти микрокоманд, ключ, три элемента задержки, сдвигатель кода микропрограммы , регистр микрокоманд, два коммутатора, дешифратор кода микрокоманд , схему сравнени , блок определени  ошибки и блок восстановлени . Поставленна  цель достигаетс  путем повторного выполнени  команды в случае нарушени  пор дка следовани  микрокоманд при первом выполнении команды . 2 з.п. ф-лы, 4 ил.

Description

to

О5

СП

Нзобрете ие относитс  к вычислительной технике и, в частности, может быть использовано дл  повышени  надежности работы устройства управлени  ЭВМ.

Целью изобретени   вл етс  повышение достоверности функционировани  устройства за счет восстановлени  правильности пор дка следовани  микрокоманд в микропрограмме при сбо х,

На фиг. 1 представлена функционална  схема устройства на фиг. 2 структурна  схема блока хранени  кода операции; на фиг. 3 - схема блока определени  ошибки; на фиг. 4 - схем блока восстановлени .

Устройство (фиг.. 1) содержит блок 1 хранени  кода операции, блок 2 формировани  адреса микрокоманды, блок 3 пам ти микрокоманд, ключ 4, элемент 5 задержки, регистр 6 микрокoмaндj элемент 7 задержки, второй коммутатор 8, дешифратор 9 кода микрокоманд , сдвигатель 10 кода микропрограммы , схему 11 сравнени , элемент 12 задержки, блок 13 определени  ошибки, блок 14 восстановлени  и первый коммутатор 15.

Блок 1 хранени  кода операции (фиг. 2) содержит две группы элементов И 16 и 17, группу элементов ИЛИ, 18, группу триггеров 19, три элемент И 20-22 и элемент ИЛИ 23.

Блок 13определени  ошибки (фиг.З содержит группу триггеров 24, счетчик 25, дешифратор 26, группу элементов И 27 и элемент ИЛИ 28.

Блок 14 восстановлени  (фиг. 4) содержит элемент ИЛИ 29, три элемента И 30-32 и три триггера 33-35.

Входныесигналы блока 1 хранени  кода операции (фиг. 2): А(0)-А(3) код операции команды; Блокировка сигнал поступает из блока 14 восстановлени  при возникновении ошибки пор дка следовани  микрокоманд, запрещает прием кода операции в устройство и подключает выход блока 1 либо по входу блока 1, либо к пр мым выходам триггеров 19, Запуск - сигнал разрешени  приема кода операции в устройство; Сб - сигнал сброса, означающий-окончание микропрограммы , поступает из блока 3, сбрасывает триггеры 19 при отсутствии сигнала Блокировка.

Выходные сигналы блока 1: АК(0)АК (3) - адрес первой микрокоманды

микропрограммы (код операции команды ) ,

Входные сигналы блока 13 определени  ошибки (фиг. 3): ОП(1)-ОП(4) информационные сигналы, которые выдаютс  из схемы 11, +1 - сигнал подсчета номера микрокоманды в микропрограмме , поступает из блока 3 через третий элемент задержки (не покааан ); Сб. - сигнал сброса счетчика 25 и группы триггеров 24, означающий окончание микропрограммы и поступающий из блока 3.

Выходной сигнал блока 13: Ошибка - сигнал, единичный уровень которого указывает на наличие ошибки пор дка следовани  микрокоманд.

Входные сигналы блока 14 восстановлени  (фиг. 4): Ошибка - сигнал , указывающий на наличие ошибки пор дка следовани  микрокоманд и поступающий из баока 13; Сб. - сигнал сброса триггеров 33 и 34, который выдаетс  в случае отсутстви  ошики при повторном выполнении команды и поступает из блока 3.

Выходные сигналы блока 14: Запрет - сигнал ошибки пор дка следовани  микрокоманд, который вьщаетс  в коммутатор 15; Блокировка - сигнал блокировки входа устройства микропрограммного управлени  и устройства модификации адреса следующей команды; Сбой - сигнал отказа устройства из-за нарушени  пор дка следовани  микрокоманд в микропрограмме при повторном выполнении команды (выход неисправности устройства).

Устройство работает следующим образом .

На вход кода операции устройства поступает адрес микропрограммы и уп равл ющий сигнал Запуск. Адресом микропрограммы  вл етс  код операции команды, котора  выполн етс  по данной микропрограмме. Адрес поступает на вход блока 1 и запоминаетс  в триггерах 19. С выхода блока 1 адрес поступает на вход блока 2 формировани  адреса микрокоманды, с выхода которого адрес поступает в блок 3 пам ти микрокоманд. Считанна  по данному адресу информаци  поступает в регистр 6 микрокоманд. Разрешение приема информации в регистр микрокоманд происходит по задержанному сигналу Запуск. 3 В первой  чейке кащт,ой микропрограммы хранитс  не микрокоманда, а специальный код микропрограммь, который определ ет последовательность микрокоманд, выполн емых по данной микропрограмме. В конце выполнени  каждой микропрограммы коммутатор настраиваетс  на пропуск информации в сдвигатель 10, поэтому код микропрограммы из регистра 6 микрокоманд через коммутатор 8 поступает в сдвигатель 10. Сигнал Запуск через второй элемен 12 задержки настраивает коммутатор 8 на пропуск информации в дешифратор 9 кода микрокоманд, а также пос тупает на вход синхронизации блока формировани  адреса микрокоманды, в котором образуетс  адрес первой мик рокоманды микропрограммы, котора  считываетс  из блока 3 пам ти микрокоманд в регистр 6 микрокоманд. Так как коммутатор 8 настроен на пропуск информации в дешифратор 9, микрокоманда из регистра 6 микрокоманд через коммутатор 8 поступает н вход дешифратора 9 кода микрокоманд Микрокоманда состоит из кода операц адресной части и признака конца мик ропрограммы. Признак в дешифратор 9 не поступает, У всех микрокоманд, к ме последней и кода микропрограммы значение признака нулевое, в послед ней микрокоманде микропрограммы зна чение признака единичное, поэтому после считывани  последней микрокоманды происходит настройка коммутат ра 8 на пропуск информации в сдвига тель 10, сброс блока 1 хранени  кода операции и блока 2 формировани  адреса микрокоманд. После сброса блока 2 он не реагирует на сигнал синхронизации до прихода сигнала Запуск. Перед выполнением первой команды программы выполн етс  команда, котора  состоит из одной микрокоманды, имеющей единичное значение признака. Это делаетс  дл  настройки коммутатора 8 дл  пропуска информации в сдвигатель 10 После передачи микрокоманды из регистра 6 микрокоманд в дешифратор 9, ее код операции дешифрируетс  и вьщаетс  на схему 11 сравнени , а микрокоманда поступает на коммутатор 15, В схеме 11 сравнени  происходит сравнение кода микрокоманды с кодом 704 микропрограммы. В случае совпадени  кода каждой микрокоманды, определенного в дешифраторе, с соответствующими разр дами кода микропрограммы на выходе формируетс  единичный по- . тенциал. Блок 13 работает следующим образом . Пор дковый номер микрокоманд в микропрограмме со счетчика 25 подаетс  на дешифратор 26, единичный потенциал последовательно по вл етс  на соответствуюш 1х выходах дешифратора 26. При непоступлении единичного потенциала на информационные входы ОП(1)-ОП(4), соответствуюш 1й триггер остаетс  в О, единичный потенциал имеетс  на инверсном выходе триггера, происходит установка в единичное положение сигнала Ошибка. При поступлении сигнала Ошибка в блок 14 восстановлени  устанавливаетс  в 1 триггер 30, и сигналом Запрет блокируетс  коммутатор 15, после приема сигнала Сб. устанавливаетс  в 1 триггер 34, сигналом Блокировка блокируетс  вход устройства . До сигналу Запуск происходит повторное выполнение команды. Ее код считываетс  из блока 1. Микропрограмма выполн етс  в описанной последовательности . Если ошибки при повторном выполнении не произойдет, то триггеры 33 и 34 устанавливаютс  в О, и устройство микропрограммного управлени  продолжает нормальное функционирование; если ошибка произойдет , то триггер 35 устанавливаетс  в 1, сигнал Сбой указывает на отказ устройства из-за нарушени  пор дка следовани  микрокоманд в микропрограмме . Формула ,из обретени  1. Устройство ьшкропрограммного управлени , содержащее блок формировани  адреса микрокоманды, блок пам ти микрокоманд, регистр микроко манд , ключ, первый и второй элементы задержки, первый и второй коммутаторы , дешифратор кода микрокоманд, сдвигатель кода микропрограммы, схему сравнени  и блок определени  ошибки, причем выход блока формировани  адреса микрокоманды соединен с адресным входом блока пам ти микрокоманд, выход которого соединен с информациониым входом регистра микрокоманд; первый выход деигифратора кода микрокоманд соединен с информационным входом первого коммутатора, выход кото рого соединен с выходом кода микро ,операций устройства, вход запуска устройства соединен с информационным входом ключа и входом начальной установки блока формировани  адреса микрокоманды, вход управлени  модификацией адреса которого соединен с входом записи регистра микрокоманд, с входом второго элемента задержки с управл ющим входом ключа и с выходом первого элемента задержки, вход которого соединен с выходом ключа, выход второго элемента задержки соединен с первьпч управл ющим входом второго коммутатора, информационный и второй управл ющий входы которого соединены соответственно с выходом полей адреса и кода операции и выходом признака конца микропрограммы регистра микрокоманд, первый выход второго коммутатора соединен с входом сдвигател  кода микропрограммы, выход которого соединен с первьгм входом схемы сравнени , второй вход которой соединен с вторым входом дешифратора кода микрокоманд, вход которого соединен с вторым выходом второго коммутатора, группа выходов схемы сравнени  соединена с группой информационных входов блока определени  ошибки, выход признака ошибки которого соединен с управл ющим входом первого коммутатора, а выход признака конца микропрограммы регистра микрокоманд соединен с входом сброса блока определени  ошибки и с входом сброса .блока формировани  адреса микрокоманды , отличающеес  тем, что, с целью повышени  досто- верности функционировани  устройства за счет восстановлени  правильности пор дка следовани  микрокоманд в микропрограмме при сбо х, в него введены блок хранени  кода операции, третий элемент задержки и блок восстановлени , причем вход запуска устройства соединен с входом запуска блока хранени  операции, выход третьего элемента задержки соединен с входом синхронизации блока определени  ошибки , группа выходов блока хранени  кода операции соединена с группой информационных входов блока формировани  адреса микрокоманды, выход блока определени  ошибки соединен с входом

признака ошибки блока восстановлени , выход запрета вьщачи микроопераций которого соединен с управл ющим входом первого коммутатора, выход признака сбо  блока восстановлени  соединен с выходом неисправности устройства , выход блокировки блока восстановлени  соединен с входом блокировки блока хранени  кода операции,

группа адресных входов которого соединена с группой входов кода операции устройства, выход признака конца микропрограммы регистра микрокоманд соединен с входами сброса блока

восстановлени  и блока хранени  кода операции, вход третьего элемента задержки соединен с выходом второго элемента задержки, причем блок восстановлени  содержит элемент ИЛИ,

три элемента И, три триггера, вход сброса блока восстановлени  соединен с первым входом первого элемента И и с первым входом второго элемента И, выход которого соединен с входами

сброса первого и второго триггеров, вход признака ошибки блока восстановлени  соединен с входом установки в 1 первого триггера и с входом элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, пр мой выход первого триггера соединен с выходом запрета выдачи микроопераций блока восстановлени  и с вторым входом первого элемента И, выход которого соединен с первым входом третьего элемента И, с входом установки в 1 второго триггера, пр мой выход которого соединен с выходом блокировки блока восстановлени , с вторым входом третьего элемента И, выход которого соединен с входом установки в 1 третьего триггера, пр мой выход которого соединен с выходом сбо  блока восстановлени . 2, Устройство по п. 1, о т л и чающеес  тем, что блок хрднени  кода операции содержит две группы элементов И, группу элементов ИЛИ, группу триггеров, с первого по третий элементы И и элемент ИЛИ, причем группа ада1есных входов блока соединена с первыми входами элементов И первой группы, выходы которых соединены с первьми входами элементов ШШ группы, и с входами установки в 1 триггеров группы, пр мые выходы которых соединены с первыми входами элементов И второй группы, выходы которых соединены с вторыми входами элементов ИЛИ группы, выходы которых соединены с группой выходов блока, вход запуска блока соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом первого элемента И, вход запуска блока соединен с первым входом второго элемента И, выход которого соединен с вторыми входами элементов И второй группы, выход элемента ИЛИ соединен.с первым входом третьего элемента И, выход первого элемента И соединен с вторыми входами элементов И первой группы, выход третьего элемента И соединен с входами установки в О триггеров группы, вход запуска блока соединен с вторым входом первого элемента И и с вторым входом второго элемента И, вход сброса блока соединен с вторым входом третьего элемента И.

3. Устройство по п. t, о т л и

чающеес  тем, что блок определени  ошибки содержит счетчик, дешифратор , группу элементов И, группу триггеров и элемент ИЛИ, причем группа информационных входов блока подключена к входам установки в 1 триггеров группы, инверсные .выходы которых соединены с первыми входами элементов И группы, вторые входы которых соединены с выходами дешифратора , вход которого соединен с выходом счетчика, вход сброса которого, а также входы установки в О триггеров группы соединены с входом сброса блока, счетный вход счетчика соединен с входом синхронизации блока, вы ,ходы элементов И группы соединены с входами элемента ИЛИ, выход которого  вл етс  выходом блоКа.

Claims (3)

1. Формула ,из обретения

   1. Устройство микропрограммного управления, содержащее блок формирования адреса микрокоманды, блок памяти микрокоманд, регистр микроко·манд, ключ, первый и второй элементы задержки, первый и второй коммутаторы, дешифратор кода микрокоманд, сдвигатель кода микропрограммы, схему сравнения и блок определения ошибки, причем выход блока формирования адреса микрокоманды соединен с адресным входом блока памяти микрокоманд, выход которого соединен с информаци онным входом регистра микрокоманд, первый выход дешифратора кода микрокоманд соединен с информационным входом первого коммутатора, выход которого соединен с выходом кода микро.операций устройства, вход запуска устройства соединен с информационным входом ключа и входом начальной установки блока формирования адреса микрокоманды, вход управления моди- ,θ фикацией адреса которого соединен с входом записи регистра микрокоманд, с входом второго элемента задержки, с управляющим входом ключа и с выходом первого элемента задержки, вход которого соединен с выходом ключа, выход второго элемента задержки соединен с первым управляющим входом второго коммутатора, информационный и второй управляющий входы кото- jo рого соединены соответственно с выходом полей адреса и кода операции и выходом признака конца микропрограммы регистра микрокоманд, первый выход второго коммутатора соединен с вхо- 25 дом сдвигателя кода микропрограммы, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с вторым входом дешифратора кода микрокоманд, вход которо-₃₀ го соединен с вторым выходом второго коммутатора, группа выходов схемы сравнения соединена с группой информационных входов блока определения ошибки, выход признака ошибки которого соединен с управляющим входом первого коммутатора, а выход признака конца микропрограммы регистра микрокоманд соединен с входом сброса блока определения ошибки и с входом сброса блока формирования адреса микрокоманды, отличающееся тем, что, с целью повышения досто- верности функционирования устройства за счет восстановления правильности порядка следования микрокоманд в микропрограмме при сбоях, в него введены блок хранения кода операции, третий элемент задержки и блок восстановления, причем вход запуска устрой-₅θ ства соединен с входом запуска блока хранения операции, выход третьего элемента задержки соединен с входом синхронизации блока определения ошибки, группа выходов блока хранения кода операции соединена с группой информационных входов блока формирования адреса микрокоманды, выход блока определения ошибки соединен с входом признака ошибки блока восстановления, выход запрета выдачи микроопераций которого соединен с управляющим входом первого коммутатора, выход признака сбоя блока восстановления соединен с выходом неисправности устройства, выход блокировки блока восстановления соединен с входом блокировки блока хранения кода операции, группа адресных входов которого соединена с группой входов кода операции устройства, выход признака конца микропрограммы регистра микрокоманд соединен с входами сброса блока восстановления и блока хранения ко- ’ да операции, вход третьего элемента задержки соединен с выходом второго, элемента задержки, причем блок восстановления содержит элемент ИЛИ, три элемента И, три триггера, вход сброса блока восстановления соединен с первым входом первого элемента И и с первым входом второго элемента И, выход которого соединен с входами сброса первого и второго триггеров, вход признака ошибки блока восстановления соединен с входом установки в 1 первого триггера и с входом элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, прямой выход первого триггера соединен с выходом запрета выдачи микроопераций блока восстановления и с вторым входом первого элемента Й, выход которого соединен с первым входом третьего элемента И, с входом установки в 1 второго триггера, прямой выход которого соединен с выходом блокировки блока восстановления, с вторым входом третьего элемента И, выход которого соединен с входом установки в 1 третьего триггера, прямой выход которого соединен с выходом сбоя блока восстановления.
2. 2. Устройство по п. 1, о т л и чающееся тем, что блок хранения кода операции содержит две группы элементов И, группу элементов ИЛИ, группу триггеров, с первого по третий элементы И и элемент ИЛИ, причем группа адресных входов блока соединена с первыми входами элементов И первой группы, выходы которых соединены с первыми входами элементов ИЛИ группы, и с входами установки в 1 триггеров группы, прямые выходы которых соединены с первыми входами элементов И второй группы, выходы которых соединены с вторыми входами элеΊ 1265 ментов ИЛИ группы, выходы которых соединены с группой выходов блока, вход запуска блока соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом первого элемен- ; та И, вход запуска блока соединен с первым входом второго элемента И, выход которого соединен с вторыми входами элементов И второй группы, выход элемента ИЛИ соединен.с первым t входом третьего элемента И, выход первого элемента И соединен с вторыми входами элементов И первой группы, выход третьего элемента И соединен с входами установки в О триггеров t группы, вход запуска блока соединен с вторым входом первого элемента И и с вторым входом второго элемента И, вход сброса блока соединен с вторым входом третьего элемента И. 2

   7 70 ₈
3. 3. Устройство по п. 1, о т л и- чающееся тем, что блок определения ошибки содержит счетчик, дешифратор, группу элементов И, группу триггеров и элемент ИЛИ, причем группа информационных входов блока подключена к входам установки в 1 триггеров группы, инверсные .выходы которых соединены с первыми входами элементов И группы, вторые входы которых соединены с выходами дешифратора, вход которого соединен с выходом счетчика, вход сброса которого, а также входы установки в 0 триггеров группы соединены с входом сброса блока, счетный вход счетчика соединен с входом синхронизации блока, вы,ходы элементов И группы соединены с входами элемента ИЛИ, выход которого является выходом блока.

   Фиг.1 фиг 3