SU1594533A1

SU1594533A1 - Микропрограммное устройство управлени с контролем и восстановлением

Info

Publication number: SU1594533A1
Application number: SU884490070A
Authority: SU
Inventors: Евгений Гарриевич Гросфельд
Original assignee: Предприятие П/Я А-1431
Priority date: 1988-10-03
Filing date: 1988-10-03
Publication date: 1990-09-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах формировани , выдачи и обработки информации. Цель изобретени - сокращение аппаратурных затрат. Дл этого устройство содержит коммутатор 1, регистр 2 адреса, блок 3 пам ти микрокоманд, блок 4 контрол , элемент ИЛИ 5, регистр 6 микрокоманд, мультиплексор 7, блок 8 элементов И, элемент ИЛИ 9, триггер 10 режима, блок 11 синхронизации, элементы И 12 и 13, триггер 15 управлени адресом, счетчик 16 ошибок и элемент И 17. 4 ил.

Description

О

CD 4 СЛ

00 оэ

Изобретение относитс к вычислительной технике и может быть использовано в устройствах формировани , выдачи и обработки информации.

Цель изобретени - сокращение аппаратурных затрат.

На фиг. 1 представлена функциональна схема предлагаемого устройства; на фиг. 2 - функциональна схема возможной реализации блока контрол ; на фиг. 3 - функциональна схема возможной реализации блока синхронизации; на фиг. 4 - временные диаграммы сигналов на выходах блока синхронизации в рабочем режиме.

Микропрограммное устройство управлени с контролем и восстановлением содержит коммутатор 1, регистр 2 адреса, блок 3 пам ти микрокоманд, блок 4 контрол , второй элемент ИЛИ 5, регистр 6 микрокоманд , мультиплексор 7, блок 8 элементов И, первый элемент ИЛИ 9., RS-триггер 10 режима , блок 11 синхронизации, второй 12 и третий 13 элементы И, элемент И-НЕ 14, триггер 15 управлени адресом, счетчик 16 ошибок, первый элемент И 17, вход 18 кода операции, вход 19 логических условий, группу 20 выходов микроопераций, входы запуска 21 и начальной установки 22, выход 23 неисправности, с первой по q-ю группы выходов 24.1-24.q блока 3 пам ти микрокоманд, выходы 25.1-25.q ошибки соответ ственно первого - q-ro сегментов в блоке 4 контрол , выходы пол немодифицируемых разр дов адреса 26, модифицируемого разр да адреса 27, пол провер емого логического услови 28, признака конца команды 2 признака конца работы 30 и пол микроопераций 31 регистра 6 микрокоманд, входы запуска 32 и останова 33, первый 34 и второй 35 выходы блока 11 синхронизации.

Блок 4 контрол (фиг. 2) содержит первый q-й сумматоры 36.1 -36.q по модулю два. Блок 11 синхронизации (фиг. 3) содержит управл емый генератор 37 импульсов, счетный триггер 38 и элементы И 39 и 40.

Микропрограммное устройство управлени с контролем и восстановлением работает следующим образом.

После включени устройство должно быть установлено в исходное состо ние подачей импульса на вход 22. В исходном состо нии триггер 10 установлен в «О, все разр ды регистров 2 и 6, а также счетчика 16 принудительно удерживаютс в состо нии «О под действием уровней «1, имеющихс на их входах сброса. Блок 11 импульсы на выходах 34 и 35 не формирует. Триггер 15 находитс в произвольном состо нии, например в состо нии «О. В этом режиме коммутатор 1 пропускает на свои выходы и информационные входы регистра 2 код операции с входа 18, поскольку на его управл ющем входе действует уровень «О, поступающий с выхода 29 регистра 6.

Запуск устройства производитс подачей импульса на вход 21, что вызывает переключение в «1 триггера 10. При этом снимаетс блокировка с входов сброса регист- ров 2 и 6, на выходе элемента И-НЕ 14 и входе сброса счетчика 16 сохран етс уровень «1, обусловленный действием уровн «О на выходе элемента ИЛИ 5, и происходит запуск блока 11, который начинает формировать поочередно на своих выходах 34 и 35

0 тактовые импульсы, синхронизирующие работу устройства.

Первый импульс, формируемый блоком 11 на выходе 34, поступает на счетный вход триггера 15 и проходит на выход эле.мента И

5 12. При этом триггер 15 сохран ет свое состо ние, поскольку его работа запрещена уровнем «О, поступающим на него с выхода элемента ИЛИ 5. Импульс, выделенный на выходе элемента И 12, открывает блок 8, через который на группу 20 выходов посту пает при этом нулевой код с выходов 31 регистра 6, а также своим задним фронтом загружает в регистр 2 стартовый адрес микропрограммы, заданный на входе 18. Это обеспечивает выборку из блока 3 микро5 команды, хран щейс в банке, номер которого задан состо н ием триггера 15 (дл рассматриваемого случа номер банка нулевой ). Считанна микрокоманда поступает на информационные входы регистра 6 и подвергаетс контролю блоком 4, который осу0 ществл ет проверку ее сегментов на наличие ошибок по прин той в устройстве дисциплине контрол (реализаци блока 4, приведенна на фиг. 2, соотвегствует случаю, когда в устройстве организован контроль сегментов на четность). Если в микрокоманде

5 ощибок не обнаружено, то на выходе элемента ИЛИ 5 сохран етс уровень «О, который продолжает удерживать триггер 15 в режиме запрета счета, а счетчик 16 - в режиме принудите льной установки исходного состо ни по его входу сброса. Далее блок 11 формирует первый импульс на выходе 35. Этот импульс, не измен состо ни счетчика 16, проходит на выход элемента И 13 и своим задним фронтом загружает в регистр 6 микрокоманду, считанную из блока 3. В этой

5 и во всех последующих (кроме конечной) микрокомандах запущенной микропрограммы на выходе 29 регистра 6 установлен уровень «1, который обеспечивает выборку коммутатором 1 адресов следующих микрокоманд с выхода мультиплексора 7 и выхо0 да 26 регистра 6.

В соответствии с кодом провер емого логического услови , по вившимс на выходе 28 регистра 6, и значением, этого логического услови на входе 19 мультиплексор 7 формирует на своем выходе .младший разр д

5 адреса следующей микрокоманды, который совместно с остальными разр дами адреса, поступающими с выхода 26 регистра 6, про0

ходит через коммутатор 1 на информационные входы регистра 2. Если проверка логического услови в данной микрокоманде не задана, то младший разр д адреса микрокоманды с выхода 27 регистра 6 передаетс через мультиплексор 7 без изменений.

Под действием второго импульса, формируемого блоком 11 на выходе 34, содержимое пол микроопераций регистра 6 выдаетс на группу 20 выходов, а в регистр 2 загружаетс адрес следующей микрокоманды . Если в этой микрокоманде блоком 4 ошибок не обнаружено, то второй импульс с выхода 35 блока 11 загружает данную микрокоманду в регистр 6.

Дальнейшее функционирование устройства при отсутствии ошибок в сегментах считываемых микрокоманд осуществл етс аналогично до тех пор, пока не произойдет его останов по единичному признаку конца работы с выхода 30 регистра 6. При этом

сегментах ее формата, то на выходе элемента ИЛИ 5 сохран етс уровень «1. При этом работа элементов И 12 и 13 запрещена , а работа триггера 15 и счетчика 16 разрешена. С приходом импульса с выхода 35 блока 11 содержимое счетчика 16 увеличиваетс на единицу, а по импульсу с выхода 34 триггер 15 . вновь переключаетс в состо ние «О, что обеспечивает отключение первого банка и включение нулевого банка 10 блока 3. Если блок 4 продолжает фиксировать ошибку, то вновь осуществл етс инкремент содержимого счетчика 16. В процессе дальнейшего функционировани устройства считывание одной и той же микрокоманды происходит поочередно из обоих банков блока 3 до тех пор, пока либо осуществитс восстановление его работы по формированию трассы микропрограммы, 1иб(. количество считываний одной и той же -.п.-/ команды достигнет порогового значени;-;

15

происходит сброс в «о триггера 10, кото- 20 втором случае на выходе элемента И 17 формируетс сигнал «Отказ, который выдаетс на выход 23, а также через элемент ИЛИ 9 устанавливает устройство в исходное состо ние .

Один из путей повьшени отказоустойчивости предлагаемого устройства заключаетс в увеличении количества копий микрокоманд . В этом случае в качестве блока 5 следует использовать счетчик.

Claims

Формула изобретени

рь1Й запрещает работу блока 11 и обнул ет регистры 2 и 6 и счетчик 16, перевод устройство в исходное состо ние.

Если в процессе функционировани устройства в одном либо в нескольких сегментах микрокоманды, считанной из блока 3, блок 4 обнаруживает ошибку, то на его соответствующем выходе (либо выходах) формируетс уровень «1, который проходит на выход элемента ИЛИ 5. При этом разрешаетс работа триггера 15 и счетчика 16, а работа элементов И 12 и 13 запрещаетс . Очередной импульс, формируемый блоком 11 на выходе 35, инкрементирует содержимое счетчика 16, а следующий за ним импульс с выхода 34 своим задним фронтом измен ет состо ние триггера 15 с «О на «1, что обеспечивает переключение номера рабочего банка блока 3 по входу его старшего разр да адреса. По коду, хран щемус в регистре 2, на выходы 24.1-24.q блока 3 выдаетс из активизированного банка пам ти копи актуальной микрокоманды, котора поступает на информационные входы регистра 6 и подвергаетс контролю блоком 4.

Если ни в одном из сегментов считанной из блока 3 микрокоманды ошибок не обнаружено, то на выходе элемента ИЛИ 5 устанавливаетс уровень «О, который запрещает дальнейшую работу триггера 15, сбрасывает через элемент И-НЕ 14 счетчик 16 и разблокирует элементы И 12 и 13. Далее импульс с выхода 35 блока 11 проходит на выход элемента И 13 и загружает считанную микрокоманду в регистр 6. Таким образом, происходит восстановление работоспособности устройства в той точке микропрограммы , в которой имеетс сбой. Последующее функционирование устройства осу25

30

Микропрограммное устройство управлени с контролем и восстановлением, содержащее счетчик ошибок, выходы которого соединены с входами первого элемента И,

35 выход которого соединен с выходом неисправности устройства и первым входом первого элемента ИЛИ, выход которого соединен с R-входом RS-триггера режи.ма. S-вход которого соединен с входом запуска устройства , пр мой и инверсный выходы RS-тригге40 ра режима соединены соответственно с входами запуска и останова блока синхронизации , первый выход которого соединен со счетным входом триггера управлени адресом и первым входом второго элемента И, выход которого соединен с тактовЬм вхо- дом регистра адреса и первым входом блока элементов И, группа выходов которого соединена с группой выходов микроопераций устройства, второй вход блока элементов И соединен с выходом пол микроgQ операций регистра микрокоманд, выход признака конца работы которого соединен с вторым входом первого элемента ИЛИ, выход признака конца команды регистра микрокоманд соединен суправл ющим входом коммутатора , выход пол провер емого логи- 1 1 -fJ I

ществл етс аналогично, но выборка микро-55 ческого услови и выход модифицируемого

команд происходит из первого банка блока 3.разр да адреса регистра микрокоманд

Если в копии актуальной микрокомандысоединены соответственное адресным входом

обнаружены ошибки в тех же или другихи первым входом группы информационных

сегментах ее формата, то на выходе элемента ИЛИ 5 сохран етс уровень «1. При этом работа элементов И 12 и 13 запрещена , а работа триггера 15 и счетчика 16 разрешена. С приходом импульса с выхода 35 блока 11 содержимое счетчика 16 увеличиваетс на единицу, а по импульсу с выхода 34 триггер 15 . вновь переключаетс в состо ние «О, что обеспечивает отключение первого банка и включение нулевого банка блока 3. Если блок 4 продолжает фиксировать ошибку, то вновь осуществл етс инкремент содержимого счетчика 16. В процессе дальнейшего функционировани устройства считывание одной и той же микрокоманды происходит поочередно из обоих банков блока 3 до тех пор, пока либо осуществитс восстановление его работы по формированию трассы микропрограммы, 1иб(. количество считываний одной и той же -.п.-/ команды достигнет порогового значени;-;

5

0 втором случае на выходе элемента И 17 формируетс сигнал «Отказ, который выдаетс на выход 23, а также через элемент ИЛИ 9 устанавливает устройство в исходное состо ние .

Формула изобретени

Микропрограммное устройство управлени с контролем и восстановлением, содержащее счетчик ошибок, выходы которого соединены с входами первого элемента И,

выход которого соединен с выходом неисправности устройства и первым входом первого элемента ИЛИ, выход которого соединен с R-входом RS-триггера режи.ма. S-вход которого соединен с входом запуска устройства , пр мой и инверсный выходы RS-триггера режима соединены соответственно с входами запуска и останова блока синхронизации , первый выход которого соединен со счетным входом триггера управлени адресом и первым входом второго элемента И, выход которого соединен с тактовЬм вхо- дом регистра адреса и первым входом блока элементов И, группа выходов которого соединена с группой выходов микроопераций устройства, второй вход блока элементов И соединен с выходом пол микроопераций регистра микрокоманд, выход признака конца работы которого соединен с вторым входом первого элемента ИЛИ, выход признака конца команды регистра микрокоманд соединен суправл ющим входом коммутатора , выход пол провер емого логиJ I

ческого услови и выход модифицируемого

входов мyЛьfипл ;kCopa, остальные входы группы информационных входов .которого соединены с входами логических условий устройства, выход мультиплексора соединен с первым входом первой группы информационных входов коммутатора, остатьные входы первой группы информационных входов которого соединены с выходами немодифицируемых разр дов пал адреса регистра Микрокоманд, втора .группа информационных входов коммутатора соединена с группой входов кода операции устройства, выход ;коммутатора соединен с информационным входом регистра адреса, третий элемент И, |блок пам ти микрокоманд, с первой по q-io группы выходов которого (где q - количест- :во сегментов в формате микрокоманды) динены с соответствующими группами инфор- 1мационных входов регистра микрокоманд и :блока контрол , q выходов ошибки блока контрол соединены с входами второго элемента ИЛИ, отличающеес тем, что, с целью сокращени аппаратурных затрат, оно содержит элемент И-НЕ, первый вход которого .соединен с выходом второго элемента ИЛИ и входом разрешени счета триггера управлени адресом, второй вход элемента И-НЕ соединен с пр мым выходом RS-триггера режима , выход элемента И-НЕ соединен с входом сброса счетчика ошибок, вторым входом второго элемента И и первым входом третьего элемента И, выход которого соединен с тактовым входом регистра микрокоманд, вто10 рой вход третьего элемента И соединен со счетным входом счетчика ошибок и вторым выходом блока синхронизации, инверсный выход RS-триггера режима, соединен с входом сброса регистра микрокоманд и с входом,

5 сброса регистра адреса, выходы которого соединены с младшими разр дами адрес- : ного входа блока пам ти микрокоманд; старший разр д адресного входа которого соединен с выходом триггера управлени ; адресом, а третий вход первого элемента:

20 ИЛИ соединен с входом начальной установки устройства.

Фиг.г

3

35

Фие.З

Фиг.