Изобретение относитс к вычислительной технике и может быть исполь зовано в цифровых системах автомати ческого управлени . Целью изобретени зЗт етс повышение точности. На чертеже представлена блок-схе ма экстрапол тора. Экстрапол тор содержит элементы 1-5 задержки, регистры 6-9, первый сумматор 10, преобразователь П код-частота, реверсивный счетчик 12 второй сумматор 13; тактовый вход 1 информационный вход 15, информационный выход 16. Из возможных конструкций линей-, ных экстрапол торов, аппроксимирующих функцию второго пор дка, а зате воспроизвод щих ее на интервале экс рапол ции с учетом текущего и двух предыдущих значений функции, максимальной помехоустойчивостью обладает Экстрапол тор ..реализующий зави симость х(1)(х„-2х„..,+х„., ) |, (1) Это обусловлено тем, что сумма абсолютных значений коэффициентов при х„. (,2,3) вл етс минимальной , поэтому погрещность такого экстрапол тора равна Sj- 50, что в 1,4 раза меньше, чем у прототипа, где о - максимальное значение помехи Методическа же погрешность предлагаемого экстрапол тора f/w такова же, как у прототипа. 36 2 Предлагаемый цифровой экстрапрл тор , воспроизвод щий зависимость ( работает следукщим образом. , Перед записью текущего значени входного кода х его предществующие значени х х„., ПО тактовому сигналу, прощедщему через элементы 1-4 задержки, переписываютс соответственно в регистры ,7. Сигналом с элемента 4 задержки входной код X записьшаетс в первый регистр 6 и реверсивный счетчик 12. Код X ;,.2 из третьего регистра 8 подаетс на второй вход сумматора 13 со смещением влево на один разр д (в сторону старщих разр дов), что равносильно умножению его на два. На первый вход сумматора 13 подаетс код из первого регистра 6. На выходе сумматора 13 получаетс код разности .2 который подаетс на второй вход сумматора 10. На первый вход сумматора 10 подаетс код предшествующего значени х.- из четвертого регистра 9. На выходе сумматора 10 получаетс сумма ,,.2 х., котора с помощью преобразовател 11 код-частота преобразуетс в последовательность импульсов, поступающих на вход счетчика 12. Запуск преобразовател 11 осуществл етс тактовым сигналом, прощедщим через элементы 1-5 задержки. В зависимости от знака суммы на первом и втором выходах сумматора 10 реверсивный счетчик производит сложение или вычитание поступающих на его вход импульсов. . TsLKKM образом, на выходе устройства воспроизводитс функци f(t) (1)3.The invention relates to computing and can be used in digital automatic control systems. The purpose of the invention is to increase accuracy. The drawing shows a block diagram of an extrapolator. The extrapolator contains delay elements 1-5, registers 6-9, the first adder 10, the P code-frequency converter, the reversible counter 12 the second adder 13; clock input 1 information input 15, information output 16. Of the possible designs of linear extrapolators that approximate the second-order function, and then reproducing it in the extraction interval taking into account the current and two previous values of the function, Extrapol has the maximum noise immunity torus realizing the dependence x (1) (x „-2x„ .., + x „.,) |, (1) This is due to the fact that the sum of the absolute values of the coefficients of x„. (, 2,3) is minimal, therefore, the error of such an extrapolator is Sj-50, which is 1.4 times less than that of the prototype, where o is the maximum value of the interference. The same error of the proposed extrapolator f / w is the same like the prototype. 36 2 The proposed digital extraplier that reproduces the dependency (works as follows.) Before recording the current value of the input code and its previous values, the software clock signal that is passed through delay elements 1-4, is written to the registers, 7, respectively. The signal from the delay element 4, the input code X is written to the first register 6 and the reversible counter 12. The code X ;,. 2 from the third register 8 is fed to the second input of the adder 13 with a left shift by one bit (towards the high bits), tantamount to multiplication It is two in. To the first input of the adder 13, a code from the first register 6 is fed. At the output of the adder 13, a difference code .2 is obtained which is fed to the second input of the adder 10. To the first input of the adder 10, the code of the previous value x is fed. At the output of the adder 10, a sum ,, .2 x. Is obtained, which is converted by a code-frequency converter into a sequence of pulses fed to the input of the counter 12. The converter 11 is triggered by a clock signal, which passes through delay elements 1-5. Depending on the sum sign on the first and second outputs of the adder 10, the reversible counter adds or subtracts the pulses arriving at its input. . TsLKKM, the function f (t) (1) 3 is reproduced at the output of the device.