Claims (3)
25 которого подключен к выходу элемента ИЛИ, а выход - к установочному входу триггера, при этом тактовый вход регистра сдвига подключен к генератору импульсов, информационный вход соединен с входной шиной и входом установки в нуль первого разр да регистра, а выход подключен ко второму входу первого элемента И, выхрд которого соединен со счетным входом триггера и выходной шиной, введены дополнительный элемент ИЛИ, элемент НЕ и два дополнительных элемента И, первый вход первого из которых соединен через элемент НЕ с первым входом второго дополнительного элемента И и с выходом дополнительного элемента ИЛИ, входы КОТОРОГОсоединены с инверсными выходами с (К+1)-го по(М-2) разр дов регистра сдвига, пр мой выхрд (M-l)-ro разр да которого соединен с вторыми входами дополнительных элементов И, третьи входы которых подключены к инверсному выходу триггера, а инверсный выход М-го разр да - с четвертым входом второго дополнительного элемента И. На чертеже представлена структур на схема устройства. Устройство содержит генератор 1 импульсов, элементы 2 и i И, триггер 4, регистр 5, элементы ИЛИ 6 и 7, дополнительные элементы И 8 и 9, элемент НЕ 10. Числами 1-1 и 12 обозначены соответственно входна и выходна шина. Числами 13 и 14 - выходные шины. Устройство работает следующим образом. Примем состо ние триггеров, при котором на пр мом выходе разрешающи ( высокий) потенциал, за единичное 1 , а состо ние триггеров, при кото ром на инверсном выходе разрешающий (высокий) потенциал, за нулевое О Работает селектор следующим обра зом. В исходном состо нии генератор 1 вырабатывает тактовые импульсы, име щие период следовани Т, которые не прерывно поступают на тактовый вход регистра 5. Элемент 2 закрыт низкими потенциалами- пр мых выходов с (К+1)-го по (М-1)-ый разр д регистр 5, и открыт высокими потенциалами по входам, подключенным к выходу элемента 7 и инверсному выходу М-го разр да регистра 5. Элемент 3 закры по одному входу низким потенциалом пр мого выхода триггера 4 и по дру гому входу низким потенциалом выход регистра 5. Элементы 8 и 9 открыты по третьим входам высоким потенциа лом инверсйого выхода триггера 4 и закрыты по вторым входам низким по тенциалом пр мого выхода (M-l)-ro . разр да регистра 5. Дополнительный элемент 8 по первому входу открыт соким потенциалом выхода элемента 7, а дополнительный элемент 9 по п вому входу закрыт низким потенциаом выхода элемента 10. Дополнительный элемент 8 открыт также по четвертому входу высоким потенциалом нверсного выхода М-го разр да регистра 5. Входной пр моугольный положительный импульс поступает на шину 11, после чего с приходом очередного тактового импульса в первом разр де регистра 5 запишетс . С приходом следующего тактового импульса единица запишетс в первом и во втором разр дах и т. д. После того, как входной импульс закончитс , низким входным уровнем первый разр д регистра 5 возвратитс в исходное - нулевое состо ние. Таким образом, в регистре 5 запишетс код, соответствук ций длительности входного импульса. Тактовые импульсы генератора 1 будут продвигать записанный код по регистру 5. Через (М-1) такт с момента прихода входного импульса в разр дах регистра 5 с (К-И)-го по (М-1)-ый, определ ющих минимальную длительность селектируемого импульса, запишутс единицы , а часть разр дов регистра 5 с 1-го по К-ый (хот бы один разр д ) окажетс в нулевом состо нии. При этом на выходе элемента б, на пр мых выходах разр дов с (К+1)-го по (М-1)-ый-и на инверсном выходе М-го разр да регистра сдвига 5 по- вл ютс высокие потенциалы, в результате чего откроетс элемент 25 of which is connected to the output of the OR element, and the output is to the setup input of the trigger, the clock input of the shift register is connected to the pulse generator, the information input is connected to the input bus and the input of the first zero register and the output is connected to the second input of the first an AND element, the output of which is connected to the counting trigger input and the output bus, an additional OR element is entered, an NOT element and two additional AND elements, the first input of which is connected through the NOT element to the first input of the second one An additional element AND with the output of an additional element OR, which inputs are connected with inverse outputs from the (K + 1) -th to (M-2) shift register bits, the direct output of which (Ml) -ro bit of which is connected to the second inputs of the additional elements And, the third inputs of which are connected to the inverse output of the trigger, and the inverse output of the M-th bit - with the fourth input of the second additional element I. The drawing shows the structures on the device diagram. The device contains a pulse generator 1, elements 2 and i И, trigger 4, register 5, elements OR 6 and 7, additional elements AND 8 and 9, and element NOT 10. The numbers 1-1 and 12 denote the input and output buses, respectively. Numbers 13 and 14 - output tires. The device works as follows. Let us accept the state of the triggers, in which the direct output resolves (high) potential for 1, and the state of the triggers, at which the inverse output resolves (high) potential, to zero O Operates the selector as follows. In the initial state, the generator 1 generates clock pulses that have a period of following T, which are continuously received at the clock input of the register 5. Element 2 is closed by low potential-direct outputs from (K + 1) -th to (M-1) - The th digit register 5, and open high potentials on the inputs connected to the output of element 7 and the inverse output of the M-th bit of register 5. Element 3 is closed on one input low potential of the direct output of trigger 4 and on the other input low potential output register 5. Elements 8 and 9 are open at the third high potential input inverse output of flip-flop 4 and closed on the second inputs by low potential of the direct output (M-l) -ro. bit of register 5. Additional element 8 at the first input is open with a high output potential of element 7, and additional element 9 at the fifth input is closed with a low output potential of element 10. Additional element 8 is also open at the fourth input with a high potential of the reverse output of the M th digit register 5. The input rectangular positive pulse arrives on the bus 11, after which, with the arrival of the next clock pulse, it will be recorded in the first digit of the register 5. With the arrival of the next clock pulse, the unit will be recorded in the first and second bits, and so on. After the input pulse ends, the first bit of the register 5 will return to its original zero state state by a low input level. Thus, in register 5, the code corresponding to the duration of the input pulse will be written. The clock pulses of the generator 1 will advance the recorded code according to the register 5. After (M-1) time from the moment of arrival of the input pulse in the register bits of 5 s (K-I) -th to (M-1) -th, determining the minimum duration of the selected pulse, the units will be recorded, and part of the bits of register 5 from 1st to Kth (at least one digit) will be in the zero state. In this case, at the output of the element b, at the direct outputs of the bits from the (K + 1) to the (M-1) -th, and at the inverse output of the M-th bit of the shift register 5, high potentials appear, in whereby the element will open
2. Выходной сигнал элемента 2 устанавливает триггер 4 в единичное состо ние, при этом высоким потенциалом пр мого выхода триггера 4 по первому входу открываетс элемент 3. С приходом очередного тактового импульса записываетс 1 в М-ый разр д регистра и на его выходе по вл етс высокий потенциал , который через открытый элемент 3 поступает на выход селектора формирует передний фронт выходного импульса. Импульсами тактовой частоты код, соответствующий длительности входного импульса сдвигаетс в регистре. При этом М-ый разр д регистра 5 остаетс в единичном состо нии, в результате чего на выходе элемента 3 формируетс длительность выходного импульса, равна длительности входного . После того, как М-ый разр д регистра 5 возвратитс в исходное (нулевое ) состо ние, низким уровнем его пр мого выхода закроетс элемент 2. The output signal of the element 2 sets the trigger 4 to one state, while the high potential of the direct output of the trigger 4 on the first input opens the element 3. With the arrival of the next clock pulse, 1 is written to the Mth register bit and at its output high potential, which through the open element 3 enters the output of the selector forms the leading edge of the output pulse. The clock pulses the code corresponding to the duration of the input pulse is shifted in the register. At the same time, the M-th bit of the register 5 remains in a single state, as a result of which the output pulse duration is formed at the output of the element 3, equal to the input pulse duration. After the M-th register bit 5 returns to the initial (zero) state, the element will close by a low level of its direct output.
3. На выходе элемента 3 также по витс низкий потенциал и сформируетс задний фронт выходного импульса, по которому триггер 4 вернетс в исходное состо ние. Таким образом, если длительност входного импульса и находитс в пре делах tx, йГи « tg, где -t T(M-l-K) ; ts. T(M-l) ; Т - период тактовых импульсов; М - число разр дов регистра сдвига 5; К - число разр дов регистр сдвига 5,определ ющих верхнюю границу селекции Д () , то входной импульс пройдет на выход селектора. Если длительность вхсэдного импульса равна или больше времени t то входной элемент 2 останетс закрытым и триггер 4 находитс в исходном состо нии, следовательно эле мент 3.закрыт и входной импульс на выход 8 не проходит. Импульсами тактовой частоты вход ной импульс продвигаетс по регистру 5 и через (М-1) такт в разр дах регистра 5 с 1-го по (М-1) запишетс , при этом на всех входах элемента 7 будут низкие потенциалы. На его выходе будет также низкий по 1тенциал, закрывающий элемент 11, а на выходе элемента 10 высокий потен циал, который открывает по первому входу элемент 9. Кроме того, высокий потенциал пр мого выхода (М-1)разр да регистра 5 открывает элемент 9 по второму входу. Следовател но, элемент 9 откроетс и на его выходе.по вл етс сигнсш, сигнализирующий о том, что длительность входного импульса равна или больше времени t Ксли длительность входного импульса меньше времени t , то элемент 2 остаетс закрытым и триггер 4 находитс в исходнсж состо нии следовательно элемент 3 закрываетс и входной иМпульр на выход 8 не проходит. Импульсами тактовой частоты вход ной импульс продвигаетс по рег«стру 5 и через (М-1) такт в (М-1)-ом регистра- 5 запишетс Ч и хот бы в одном из разр дов с (К-И)-го по (М-2)-ой запишетс О. При этом на пр мом выходе (М-1)-го разр да и на выходе элемента 8 будут высокие потенциалы, которые откроют элемент 8 и на его выходе и, спедовательно , на выходной шине 13 селектора по витс импульс сигнализирующий , что длительность входного импульса меньше времени ty. Применение предлагаемого селектора позвол ет расширить функциональные возможности благодар тому, что по каждс ку входному импульсу на одном из выходов селектора по вл етс соответственно выходной импульс; получить информацию о длительности входного импульса и дополнительную инфО{Я«ацию о работоспособности селектора. Формула изобретени Селектор импульсов по длительности по авт. св.. 790241, отличающийс тем, что, с целью расширени функциональных возможностей , в него введены-дополнительный элемент ИЛИ, элемент НЕ и два дополнительных элемента И первый вход первого из которых соединен через элемент НЕ с первЕЛ4 входом второго дополнительного элемента И ; и с выходом дополнительного элемента ИЛИ, входы которого соединецы с инверсными выходами с (K-fl)-ro по (М-2) разр дов регистра сдвига, пр мой выход (М-1)-го разр да которого соединен с вторшли входами дополнительных элементов И, третьи входа кото1 с подключены к инверсному выходу триггера, а инверсный выход М-го разр да - с четвертым входом второго дополнительного элемеи. И. Источники информации, рин тые во внимание при экспертизе 1. Авторское свидетельство СССР 790241, кл. В 03 К 5/20,18.12.78.3. The output of element 3 also shows a low potential and a rising edge of the output pulse is formed, along which trigger 4 returns to the initial state. Thus, if the duration of the input pulse is within the limits of tx, и и i t tg, where -t T (M-l-K); ts. T (M-l); T - the period of clock pulses; M is the number of bits of the shift register 5; K is the number of bits of the shift register 5 that define the upper limit of the selection D (), then the input pulse will pass to the output of the selector. If the duration of the internal pulse is equal to or greater than the time t, then the input element 2 will remain closed and the trigger 4 is in the initial state, therefore the element 3. is closed and the input pulse to the output 8 does not pass. The pulses of the clock frequency of the input pulse advance through register 5 and after (M-1) time in the bits of register 5 from 1st to (M-1) it is recorded, while all potentials of element 7 will have low potentials. At its output there will also be a low 1 terminal covering element 11, and at the output of element 10 there is a high potential which opens element 9 at the first input. In addition, the high potential of the direct output (M-1) of register 5 opens element 9 on the second entrance. Consequently, element 9 will open at its output. A signal indicates that the duration of the input pulse is equal to or longer than time t If the duration of the input pulse is less than time t, element 2 remains closed and the trigger 4 is in its initial state therefore, element 3 is closed and the input pulse to output 8 does not pass. The pulses of the clock frequency of the input pulse advance along reg 5 of the pattern 5 and through (M – 1) clock in (M – 1) th register — 5 will be recorded in H and at least in one of bits from (C – I) to (M-2) -th O will be recorded. In this case, the direct output of (M-1) -th digit and the output of element 8 will be high potentials, which will open element 8 and at its output and, of course, on the output bus 13 the selector for Wits pulse signaling that the duration of the input pulse is less than the time ty. The application of the proposed selector allows to extend the functionality due to the fact that for each input pulse at one of the outputs of the selector there appears a corresponding output pulse; get information about the duration of the input pulse and additional info {I “atsii about the performance of the selector. Claims of the invention Pulse selector by duration according to aut. St. 790241, characterized in that, in order to expand the functionality, an additional element OR, an element NOT and two additional elements are entered into it AND the first input of the first of which is connected through the element NOT to the first 4 input of the second additional element AND; and with the output of an additional element OR, whose inputs are connections with inverse outputs from (K-fl) -ro to (M-2) bits of the shift register, the direct output of which (M-1) -th bit is connected to the second inputs additional elements And, the third input is connected to the inverse output of the trigger, and the inverse output of the Mth bit is connected to the fourth input of the second additional element. I. Sources of information, rintye taken into account during the examination 1. USSR author's certificate 790241, cl. B 03 K 5 / 20,18.12.78.