SU1218455A1 - Pulse shaper - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в информационно-вычислительной технике. Цель изобретени  - расширение функциональных возможностей, достигаетс  путем регулировани  длительности выходных мпyльcoв. Устройство содержит D -триггеры f и 4, шину 2 тактовых импульсов, инверторы 3 и 12, логический злемент (ЛЭ) ИСКЛЮЧАЮЩЕЕ ИЛИ 5, шины: управл ющую 6, выходные 7, 8 и 16, информационные 15, регистр 9, счетчик 10, блок сравнени  11, ЛЭ ИЛИ-НЕ 13 и 14, Дл  достижени  поставленной цели в устройство дополнительно были введены: регистр 9, счетчик 10, блок сравнени  11, инвертор 12, ЛЭ 13 и 14 . 1 ил. J5 , g 00 ел слThe invention relates to a pulse technique and can be used in information technology. The purpose of the invention is to expand the functionality achieved by adjusting the length of the output mpl. The device contains D-triggers f and 4, bus 2 clock pulses, inverters 3 and 12, logical element (LE) EXCLUSIVE OR 5, buses: control 6, output 7, 8 and 16, information 15, register 9, counter 10, Comparison unit 11, LE OR-NOT 13 and 14. In order to achieve this goal, the device additionally entered: register 9, counter 10, comparison unit 11, inverter 12, LE 13 and 14. 1 il. J5, g 00 ate cl

Description

Изобретение относитс  к импульсной технике и может быть использо- вано в информационно-вычислительной технике.The invention relates to a pulse technique and can be used in information and computing technology.

Цель изобретени  - расширение .функциональных возможностей путем регулировани  длительности выходных импульсов.The purpose of the invention is the expansion of functional capabilities by adjusting the duration of the output pulses.

На чертеже изображена электрическа  принципиальна  схема устройстваThe drawing shows an electrical schematic diagram of the device

Формирователь импульсов содержит первый) -триггер 1, С-вход которого соединен с шиной 2.тактовых импульсов и через первый инвертор 3-е С-входом второго D -триггера 4,. выход которого соединен с первым входом элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого D -триггера 1, D-ВХОД которого соединен с входной управл ющей шиной 6, а также первую и вторую выходные шины 7 и 8, регистр 9, счетчик 10, блок 11 сравнени  , второй инвертор 12, первый и второй элементы 13 и 14 ИЛИ-НЕ, первый вход второго элемента 14 i. ИЛИ-НЕ соединен с первым входом первого элемента 13 ИЛИ-НЕ, с входом второго инвертора 12, с входом разрешени  счета счетчика 10, с выходом блока 11 сравнени , перва  группа входов которого соединена с вьгходами 1регистра 9, а втора  группа входов с выходами счетчика 10, вход установки нул  которого соединен с выходомThe pulse shaper contains the first) -thrigger 1, the C input of which is connected to the bus of 2. tact pulses and through the first inverter the 3rd C input of the second D trigger 4 ,. the output of which is connected to the first input element 5 EXCLUSIVE OR, the second input of which is connected to the output of the first D-trigger 1, whose D-INPUT is connected to the input control bus 6, as well as the first and second output buses 7 and 8, register 9, counter 10, a comparison unit 11, a second inverter 12, first and second elements 13 and 14 OR NOT, the first input of the second element 14 i. OR is NOT connected to the first input of the first element 13 OR is NOT to the input of the second inverter 12, to the counting resolution input of the counter 10, to the output of the comparison unit 11, the first group of inputs of which is connected to the registers 1 input 9, and the second group of inputs to the counter outputs 10, the input of installation zero of which is connected to the output

элемента ИСКЛЮЧАЩЕЕ ИЛИ, тактовый вход счетчика 10 соединен с шиной 2 тактовых импульсов, информационные входы регистра 9 соединены с входными информационными шинами 15, тактовый вход регистра 9 соединен с входной управл ющей шит ной 6, выход второго инвертора 12 соединен с первой выходной Шиной 7, выход первого элемента 13 ИЛИ-НЕ соединен с второй выходной шиной 8, второй вход первого элемента 13 ИЛИ-НЕ соединен с D -входом второго 1 -триггера 4 и с выходом первого D-триггера 1, инверсный выход которого соединен с вторым входом второго элемента 14 ИЖ-НЕ, выход которого соединен с третьей выходной шиной 16. element EXCLUSIVE OR, the clock input of the counter 10 is connected to the bus 2 clock pulses, the information inputs of the register 9 are connected to the input information buses 15, the clock input of the register 9 is connected to the input control terminal 6, the output of the second inverter 12 is connected to the first output Bus 7, the output of the first element 13 OR is NOT connected to the second output bus 8, the second input of the first element 13 OR is NOT connected to the D input of the second 1 trigger 4 and the output of the first D flip-flop 1, the inverse output of which is connected to the second input of the second element 14 IL - NOT, the output of which is connected to the third output bus 16.

Формирователь импульсов работает следующим образом.The pulse shaper operates as follows.

В исходном состо нии при поступ- 1ении тактовых импульсов на шину 2In the initial state upon arrival of the clock pulses on the bus 2

21845522184552

тактовых импульсов и наличии на ши- не 6 уровн  О оба Т) -триггера установлены в нулевое состо ние, счетчик 10 в состо нии, соответст5 вующем числу, записанному в регистр 9, на выходе блока 11 сравнени  - уровень 1, при этом запрещена . работа счетчика 10, а на выходных шинах 7, 8 и 16 - уровень О.clock pulses and the presence on bus 6 of level O both T) triggers are set to the zero state, counter 10 in the state corresponding to the number written in register 9, at the output of unit 11 comparison is level 1, it is prohibited. counter 10, and at the output tires 7, 8 and 16 - level O.

О При переходе входного сигнала на шине 6 из состо ни  О в состо ние 1 происходит запись информации, наход щейс  на входной информационной шине 15, в регистр 9. Первый O When the input signal passes on bus 6 from state O to state 1, information stored on input data bus 15 is written to register 9. First

15 следующий после этого событи  фронт тактового импульса на шине 2 такто вых импульсов переводит D -триггер 1 в состо ние 1, при этом на выходе элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ по вл 20 етс  уровень 1, который устанавливает счетчик 10 в состо ние О. При этом на выходе блока 11 сравнени  по вл етс  уровень О, который разрешает работу счетчика 10 и привоThe 15 next to this event, the front of the clock pulse on the bus 2 clock pulses translates the D-trigger 1 to state 1, with the output of element 5 EXCLUSIVE OR output 20 level 1, which sets the counter 10 to state O At the output of the comparator unit 11, a level O appears, which enables the operation of the counter 10 and the driver

25 дит к переходу сигнала на выходных шинах 7 и 16 в состо ние 1. Сле-. дующий за этим состо нием срез тактового импульса на шине 2 тактовых импульсов переводит D-триггер 4 в25 leads to the transition of the signal on the output buses 7 and 16 to the state 1. a cut of the clock pulse following this state on the bus 2 clock pulses converts the D-flip-flop 4 to

30 состо ние 1, при этом на выходе элемента 5 ИСКЛЮЧАЩЕЕ ИЛИ по вл етс  уровень О, который передаетс  . на вход установки нул  счетчика 10 и разрешает его работу. Каждый сле35 дующий тактовый импульс на шине 2 тактовых импульсов увеличивает, состо ние счетчика 10 на единицу. Это будет происходить до тех пор, пока состо ние счетчика 10 не срав40 н етс  с числом, записанным в регистр 9. При этом на выходе блока 11 сравнени  по вл етс  уровень 1, который запрещает работу счетчика 10 и переводит сигналы на выходных шинах30 state 1, whereby at the output of element 5, the EXCLUSIVE OR appears level O, which is transmitted. to the input of the installation of zero counter 10 and allows it to work. Each following clock pulse on the bus 2 clock pulses increases the state of the counter 10 by one. This will occur until the state of the counter 10 is compared with the number recorded in the register 9. At the output of the comparison unit 11, a level 1 appears, which prohibits the operation of the counter 10 and translates the signals on the output buses

45 7 и 16 в состо ние О.45 7 and 16 in state O.

При переходе входного сигнала на шине 6 из состо ни  1 в состо ние О первый следующий после этого событи  фронт тактовогоWhen the input signal on bus 6 goes from state 1 to state O, the first clock edge following this event

5Q импульса на шине 2 переводит ..D-триггер 1 в состо ние О, приA 5Q pulse on bus 2 places the ..D-flip-flop 1 into the O state, with

этом на выходе элемента 5 ИСКГШЧАЮ- 1ДЕЕ ИЛИ по вл етс  уровень 1, который устанавливает счетчик 10This is at the output of element 5, TYPE 1). OR 1 level appears, which sets the counter 10

JJ в состо ние О. При этом на выходе блока 11 сравнени  по вл етс  уровень О, который разрешает работу счетчика 10 и приводит к переходу сигнала на выходных шинах 7 и 8 в состо ние 1. Следующий за этим событием срез тактового импульса на шине 2 переводит D -триггер 4 в состо ние О, при этом на выходе элемента 5 ИСКПЮЧАКИЦЕЕ ИЛИ по вл етс  уровень О, который передаетс JJ is in state O. At the output of the comparator unit 11, a level O appears, which enables the operation of counter 10 and causes the signal on the output buses 7 and 8 to go to state 1. The following cut-off clock pulse on bus 2 sets the D-trigger 4 to the state O, and at the output of element 5, the SCRIPTING OR the level O appears, which is transmitted

ваемых импульсов лежит от одного до 2 периодовImpulses from 1 to 2 periods

10ten

2020

2525

а вход установки нул  счетчика 10 и разрешает его работу. Каждый следуюий тактовый импульс на шине 2 увеличивает состо ние счетчика 10 на единицу . Это будет происходить до тех пор, пока состо ние счетчика 10 не сравн етс  с числом, записанным в регистр 9. При этом на выходе блока 11 сравнени  по вл етс  уровень 1, который запрещает работу счетчика 10 и переводит сигналы на выходных шинах f и В в состо ние О, ормирователь импульсов возвращаетс  в исходное состо ние.and the input of the installation of zero counter 10 and allows it to work. Each next clock pulse on bus 2 increases the state of counter 10 by one. This will occur until the state of the counter 10 is comparable to the number recorded in the register 9. At the output of the comparison unit 11, a level 1 appears, which prohibits the operation of the counter 10 and translates the signals on the output buses f and B to state O, the pulse builder returns to its original state.

Таким.образом, формирователь импульсов вырабатывает импульсы, синхронизированные фронтом тактовых импульсов, длительность вырабатыв пределахThus, the pulse shaper produces pulses synchronized by the front of clock pulses, the duration of the output of the limits

тактовыхclock

импульсов, где N- разр дность счетчика 10, регистра 9 и блока 11 сравнени . На выходной шине 7 импуль- сы формируютс  по фронту и срезу управл ющего сигнала на шине 6, на выходной шине 16 - только по фронту на выходной шине 8 - только по срезу. Длительность импульсов определ етс  информацией, записываемой с входной информационной шины 15 в регистр 9.pulses, where N is the size of the counter 10, register 9 and comparison block 11. On the output bus 7, pulses are formed on the front and edge of the control signal on bus 6, on the output bus 16 — only on the front on the output bus 8 — only on the slice. The pulse duration is determined by the information recorded from the input information bus 15 to the register 9.

Формирователь импульсов может быть выполнен на микросхемах, выпускаемых серийно -(например, серии 564-564 ИР9, 564 ИЕ 10 и т.п.).The pulse shaper can be performed on microcircuits manufactured in series - (for example, series 564-564 ИР9, 564 ИЕ 10, etc.).

Предложенный формирователь им- пульсов позвол ет регулировать длительность вырабатываемых импульсов , что расшир ет область его использовани . Кроме того, вырабатываемые импульсы синхронизированы с фронтом тактовых импульсов, что необходимо дл  управлени  комбинаСоставитель ВThe proposed pulse shaper allows you to adjust the duration of the generated pulses, which expands its use. In addition, the generated pulses are synchronized with the front of clock pulses, which is necessary to control a combination of Composer B

Редактор М. Дьшын Техред О. НецеEditor M. Dshin Tehred O. Nece

15 15

30thirty

3535

.45.45

Заказ 1138/60 . Тираж 818ПодписноеOrder 1138/60. Circulation 818 Subscription

ВНИШ1И Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж -35, Раушска  наб., д. 4/5VNISH1I USSR State Committee for Inventions and Discoveries 4/5, Moscow, F -35, Raushsk nab. 113035

Филиал ППП Патент, г. Ужгород, ул. Проектна , 4Branch PPP Patent, Uzhgorod, st. Project, 4

1218А5541218A554

ционными устройствами, формирующими неперекрывающиес  последовательности импульсов.non-overlapping pulse sequences.

5 Формул5 Formulas

изобретени the invention

Формирователь импульсов содержащий первый I) -триггер, С-вход которого соединен с шиной тактовых импульсов и через первый инвертор - с С-входом второго D -триггера, выход которого соединен с первым входом элег мента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого -триггера, D -вход которого соединен с входной управл ющей щиной, а также первую и вторую выходные шины, отличающийс  тем, что, с целью расширени  функциональных возможностей путем регулировани  длительности выходных импульсов, в него введены регистр, счетчик, блок сравнени , второй инвертор, первый и второй элементы ИЛИ-НЕ, первый вход второго элемента ШШ-НЕ соединен с первым входом первого элемента ШШ-НЕ с входом второго инвертора, с входом разрешени  счета счетчика, с выходом блока сравнени , перва  группа входов которого соединена с выходамиA pulse shaper containing the first I) -trigger, the C input of which is connected to the clock bus and, through the first inverter, to the C input of the second D trigger, the output of which is connected to the first input of the EXCLUSIVE OR element, the second input of which is connected to the output of the first -trigger, D-input of which is connected to the input control width, as well as the first and second output buses, characterized in that, in order to extend the functionality by adjusting the duration of the output pulses, a register, counter, block is entered into it comparison, the second inverter, the first and second elements OR NOT, the first input of the second element SH-NOT connected to the first input of the first element SH-NOT to the input of the second inverter, to the counter enable input of the counter, to the output of the comparison unit, the first group of inputs of which are connected with exits

регистра, а втора  группа входов register, and the second group of inputs

с выходами счетчика, вход установки нул  которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, тактовый вход счетчика соединен с шиной тактовых импульсов, информационные входы регистра соединены с входными информационными шинами,так-- товый вход регистра соединен с вход- ной управл ющей шиной, выход второго инвертора соединен с первой выходной шиной, выход первого эле-- мента ИЛИ-ИЕ.соединен с второй выходной шиной, второй вход первого элемента ИЛИ-ИЕ соединен с D-входом второго D -триггера и с выходом первого D -Триггера, инверсный выход которого соединен с в-торым входом второго элемента ИЛИ-НЕ,выход которого соединен с третьей выходной шиной. Чижиковwith the counter outputs, the input of the zero setting of which is connected to the output of the EXCLUSIVE OR element, the clock input of the counter is connected to the bus of clock pulses, the information inputs of the register are connected to the input information buses, the register input is connected to the input control bus, the output of the second the inverter is connected to the first output bus, the output of the first element OR-IE is connected to the second output bus, the second input of the first element OR-IE is connected to the D input of the second D trigger and the output of the first D Trigger, inverse output which is connected to the second input of the second element OR NOT, the output of which is connected to the third output bus. Chizhikov

Корректор М. Пржо,Proofreader M. Przho,

Claims (1)

Формула изобретенияClaim Формирователь импульсов содержащий первый 5 -триггер, С-вход которого соединен с шиной тактовых импульсов и через первый инвертор - с С-входом второго D -триггера., выход которого соединен с первым входом элег мента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого D-триггера, D -вход которого соединен с входной управляющей шиной, а также первую и вторую выходные шины, отличающийся тем, что, с целью расширения функциональных · возможностей путем регулирования длительности выходных импульсов, в него введены регистр, счетчик, блок сравнения, второй инвертор, первый и второй элементы ИЛИ-HE, первый вход второго элемента ИЛИ-HE соединен с первым входом первого элемента ИЛИ-НЕ, с входом второго инвертора, с входом разрешения счета счетчика, с выходом блока сравнения, первая группа входов которого соединена с выходами регистра, а вторая группа входов с выходами счетчика, вход установки нуля которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, тактовый вход счетчика соединен с шиной тактовых импульсов, информационные входы регистра соединены с входными информационными шинами,так-» товый вход регистра соединен с входной управляющей шиной, выход второго инвертора соединен с первой выходной шиной, выход первого элемента ИЛИ-НЕ.соединен с второй выходной шиной, второй вход первого элемента ИЛИ-HE соединен с D-входом второго D -триггера и с выходом первого D -Триггера, инверсный выход которого соединен с вторым входом второго элемента ИЛИ-HE,выход которого соединен с третьей выходной шиной. ' • ЧижиковA pulse shaper containing the first 5-trigger, the C-input of which is connected to the clock bus and through the first inverter to the C-input of the second D-trigger, whose output is connected to the first input of the EXCLUSIVE OR circuit, the second input of which is connected to the output of the first D-flip-flop, the D-input of which is connected to the input control bus, as well as the first and second output buses, characterized in that, in order to expand the functionality by adjusting the duration of the output pulses, a register, counter, block are introduced into it comparison, the second inverter, the first and second OR-HE elements, the first input of the second OR-HE element is connected to the first input of the first OR-NOT element, with the input of the second inverter, with the counter resolution enable input, with the output of the comparison unit, the first group of inputs of which connected to the outputs of the register, and the second group of inputs with outputs of the counter, the zero-setting input of which is connected to the output of the EXCLUSIVE OR element, the clock input of the counter is connected to the clock bus, the information inputs of the register are connected to the input information bus in other words, the register input is connected to the input control bus, the output of the second inverter is connected to the first output bus, the output of the first OR-NOT element is connected to the second output bus, the second input of the first OR-HE element is connected to the D-input of the second D -trigger and with the output of the first D -Trigger, whose inverse output is connected to the second input of the second OR-HE element, the output of which is connected to the third output bus. '• Chizhikov Корректор М. Пожо.Proofreader M. Pozho. Заказ 1138/60 Тираж 818 ПодписноеOrder 1138/60 Circulation 818 Subscription ВНИИПИ Государственного комитета СССР по делам изобретений и открытийVNIIIPI of the USSR State Committee for Inventions and Discoveries 113035, Москва, Ж-35, Раушская наб., д. 4/5113035, Moscow, Zh-35, Raushskaya nab., D. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4Branch of PPP Patent, Uzhhorod, st. Project, 4