SU1285578A2 - Clock synchronizing device - Google Patents

Abstract

Изобретение относитс  к импульсной технике.и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени - повышение помехоустойчивости за счет фильтрации кратковременных импульсных помех. Дл  этого в устройство до- полни -ельно введены трехвходорьг мажоритарный элемент и третий D-триггер, D-вход которого соединен с выходом мажоритарного элемента. Устройство содержит первый D-триггер 1, второй Е триггер 2 и третий D-триггер 3, трехвходовый мажоритарный элемент 4, выходные шины 5 и 7, шину 6 управлени  и шину 8 тактовых импульсов. Устройство не реагирует на те участки входной последовательности импульсов , где присутствуют помехи. Шина 5 позвол ет использовать устройство в случае отработки искажений типа преобладани , что расшир ет функциональные возможности устройства. 1 ил. слThe invention relates to a pulse technique. It can be used in automation devices and computing devices. The purpose of the invention is to increase noise immunity by filtering short-term impulse noise. For this, a three-input main element and a third D-trigger, the D-input of which is connected to the output of the majority element, are additionally introduced into the device. The device contains the first D-flip-flop 1, the second E flip-flop 2 and the third D-flip-flop 3, a three-input major element 4, output buses 5 and 7, a control bus 6 and a clock bus 8. The device does not respond to those parts of the input pulse sequence where interference is present. Bus 5 allows the device to be used in the case of testing dominant-type distortions, which expands the functionality of the device. 1 il. cl

Description

11eleven

Изобретение относитс  к импульс- ной технике, может быть использовано в устройствах автоматики и вычислительной техники и  вл етс  усовершенствованием устройства по авт.св. № 1145471 .The invention relates to a pulsed technique, can be used in automation devices and computing devices and is an improvement of the device according to the author. No. 1145471.

Цель изобретени  - повьшение поме хоустойчивости за счет фильтрации кратковременных импульсных помех.The purpose of the invention is to increase interference resistance by filtering short-term impulse noise.

На чертеже приведена электрическа  функциональна  схема устройства.The drawing shows an electrical functional circuit diagram of the device.

Устройство дл  тактовой синхронизации содержит первый D-триггер 1, второй Е-триггер 2, третий D-три гер 3, трехвходовьш мажоритарный эле мент 4, первый вход которого соединен с первой выходной шиной 5, с пр мым выходом первого D-триггера 1 и с R-входом второго Е-триггера 2, S-вхо которого соединен с шиной 6 управлени  , пр мой выход с D-входом первого D-триггера 1 и с вторым входом трех- входового мажоритарного элемента 4, третий вход которого соединен с .второй выходной шиной 7 и пр мым выходом третьего D-триггера 3, D-вход которого соединен с выходом трехвходо- вого мажоритарного элемента 4, С-вхо с шиной 8 тактовых импульсов и с С- входом первого D-tpnrrepa 1.The device for clock synchronization contains the first D-flip-flop 1, the second E-flip-flop 2, the third D-three ger 3, three-input major element 4, the first input of which is connected to the first output bus 5, with the direct output of the first D-flip-flop 1 and with the R-input of the second E-flip-flop 2, the S-input of which is connected to the control bus 6, direct output to the D-input of the first D-flip-flop 1 and to the second input of the three-input major element 4, the third input of which is connected to the second the output bus 7 and the direct output of the third D-flip-flop 3, the D-input of which is connected to the output tr Exit majority element 4, C-in with bus 8 clock pulses and with the C-input of the first D-tpnrrepa 1.

Устройство работает следующим образом .The device works as follows.

В исходный момент времени триггеры 1 - 3 наход тс  в нулевом состо нии , обеспечива  низкий уровень сигналов на шинах 5 и 7 устройства.Структура устройства составл ет последовательный тракт отслеживани  изменений входных сигналов от входа к выходу. Так, состо ние триггера 1 с приходом тактового импульса зависит от состо ни  триггера 2, уровень сигнала на выходе элемента 4 - от состо ни  триггеров 1 и 2, а триггера 3 - от уровн  сигнала на -выходе элемента 4. Вли ние двух локальных обратных св зей про вл етс  лишь при наличии определенных возмущений в состо нии элементов пам ти. Таким образом, по вление одного или нескольких тактовых импульсов при стабильном уровне на шине 6 не оказьшает вли ни  на состо ние элементной схемы.At the initial moment of time, the triggers 1 - 3 are in the zero state, providing a low level of signals on the buses 5 and 7 of the device. The structure of the device is a serial path for tracking changes in the input signals from input to output. Thus, the state of flip-flop 1 with the arrival of a clock pulse depends on the state of flip-flop 2, the signal level at the output of element 4 depends on the state of flip-flops 1 and 2, and flip-flop 3 depends on the signal level at output 4 of the element. Communications only appears when there are certain disturbances in the state of the memory elements. Thus, the occurrence of one or several clock pulses at a stable level on bus 6 does not affect the state of the elemental circuit.

Перва  смена потенциала на шине 6, вызванна  воздействием кратковремен - ной помехи, приводит к переключению в единичное состо ние триггера 2. На его R-входе в это врем  присутству The first potential change on bus 6, caused by the effect of short-term interference, leads to switching to one state of trigger 2. At its R-input at this time there is

fOfO

ет em

1515

Q потенциал логического нул  с выхода триггера-2. В св зи с этим дальнейшие смены сигнала на шине 6 не вли ют на работу схемы до момента прихода тактового импульса, когда состо ние триггера 2 переписываетс  в триггер 1, а сам триггер 2 подготов-; лен к переключению в нуль, что и происходит с по влением даже кратковременного перехода сигнала на шине 6 в низкий уровень. С приходом следующего тактового импульса состо ние логического нул  триггера 2 переписываетс  в триггер 1 и схема возвращаетс  в исходное состо ние. По вление логической единицы на шине 6 обеспечивает установку в единицу триггера 2 и ее перезапись с приходом тактового импульса в триггер 1 аналогично описанному . Отличие заключаетс  в том, что к моменту перезаписи в триггер 1 состо ние сигналов на шине 6 стабилизируетс  и по вление логического нул  происходит только через один тактовый импульс. Дальнейшие переключени  схемы аналогичны описанным, с той лишь разницей, что на шине 6 устанавливаетс  стабильный уровень логического нул  , возвращающий устройство в исходное состо ние.Q is the potential of logical zero from the output of trigger-2. Therefore, further signal changes on bus 6 do not affect the operation of the circuit until the clock pulse arrives, when trigger state 2 is overwritten into trigger 1, and trigger 2 itself prepares; It is flawless to switch to zero, which happens with the appearance of even a short-term signal transition on bus 6 to a low level. With the arrival of the next clock pulse, the state of logical zero of trigger 2 is rewritten to trigger 1 and the circuit returns to the initial state. The appearance of a logical unit on bus 6 ensures that trigger 2 is set to unit and overwritten with the arrival of a clock pulse in trigger 1 in the same way as described. The difference lies in the fact that by the time of rewriting to the trigger 1 the state of the signals on bus 6 is stabilized and the appearance of a logical zero occurs only after one clock pulse. Further circuit switchings are similar to those described, with the only difference that bus 6 establishes a stable level of logic zero, which returns the device to its original state.

Таким образом, быстрые (короче, чем длительность периода тактовой частоты ) смены уровн  сигнала на шине 6 . устройства привод т к последователь- 35 ной смене потенциала на шине 5 с каждым тактовым импульсом. Наличие Стабильного сигнала в течение времени не меньше периода тактовой частоты обеспечивает стабильность уровн  на выходе устройства на врем  п-1 периодов тактовых импульсов, где п-число следуюш51Х друг за другом тактовых импульсов , во врем  действи  которых сигнал на шине 6 остдетс  стабильным по уровню. Иначе говор , сигнал , не искаженный помехой, отслеживаетс  устройством и прив зываетс  к внутренним тактам по шине 5 без из20Thus, fast (shorter than the duration of the clock frequency period) change the signal level on the bus 6. The devices lead to a successive potential change on bus 5 with each clock pulse. The presence of a Stable signal for a period of no less than a period of the clock frequency ensures the stability of the device output for a time of n-1 periods of clock pulses, where the n-number is next to each other clock pulses during which the signal on bus 6 remains stable. In other words, a signal that is not distorted by interference is monitored by the device and tied to internal clock cycles on bus 5 without 20.

2525

30thirty

менени , а наличие помехи представ- л етс  схемой как последовательность нулей и единиц, что делает несложным дальнейщую регистрацию наличи  помех в информационном сигнале, например , на индикаторе.changes, and the presence of interference is represented by the scheme as a sequence of zeros and ones, which makes it easy to further detect the presence of interference in the information signal, for example, on the indicator.

Зависимость состо ний триггеров I и 2 от стабильности входного сигнала на интервале периода тактовойThe dependence of the states of the triggers I and 2 on the stability of the input signal over the interval of the clock period

чh

частоты заключаетс  в том, что еслиfrequency is that if

сигнал на этом интервале стабилен,то состо ний триггеров одинаковы, а не одинаковы в случае, если на этом интервале обнарулмваетс  нестабильность . Дл  обработки этого услови  предназначен элемент 4, состо ние выхода которого соответствует, состо нию триггеров 1 и 2 при их равенстве или состо ние триггера 3 при их различии . Триггер 3 с приходом каждого импульса тактовой частоты может либо подтвердить свое состо ние, когда на интервале текущего периода входной сигнал нестабилен, либо устанавливаетс  в соответствии с уровнем входного сигнала при условии fero стабильности .the signal at this interval is stable, then the states of the triggers are the same, and not the same if instability is detected at this interval. To handle this condition, element 4 is intended, the output state of which corresponds to the state of triggers 1 and 2 when they are equal or the state of trigger 3 if they differ. Trigger 3 with the arrival of each clock pulse can either confirm its state when the input signal is unstable on the current period interval or is set according to the input signal level under the condition of fero stability.

Следовательно, основным и единственным условием смены уровн  сигнала на шине 7 устройства  вл етс  стабильность уровн  сигнала на его шине 6 в интервале времени не менее периода тактовой частоты. В противном - случае состо ние на шине 7 остаетс  неизменным. Это обеспечивает фильтрацию кратковременных импульсных помех в информационном сигнале, так какTherefore, the main and only condition for changing the signal level on the bus 7 of the device is the stability of the signal level on its bus 6 in a time interval not less than the period of the clock frequency. Otherwise, the state on bus 7 remains unchanged. This provides filtering of short-term impulse noise in the information signal, since

устройство не реагирует на те участ- Ithe device does not respond to those parts I

ки во входной последовательности,где эти помехи присутствуют. Шина 5 позвол ет использовать устройство в случае отработки искажений типа преоб- 5 ладани  и создает возможность последующей регистрации помех, что расщи- р ет функциональные возможности устройства .ki in the input sequence where this interference is present. Bus 5 allows the device to be used in the case of testing the distortion type of prevalence and creates the possibility of subsequent recording of interference, which degrades the functionality of the device.

Claims (1)

Формула изо б р е т е н и  Formula isotopic Устройство дл  тактовой синхронизации по авт. св. ff 1145471, отличающеес  тем, что, сDevice for clock synchronization by aut. St. ff 1145471, characterized in that, with 5 целью- повьшени  помехоустойчивости за счет фильтрации кратковременных импульсных помех, в него введены трех- входовый мажоритарный элемент и третий D-триггер, D-вход которого сое0 динен с выходом трехвходового мажоритарного элемента, первый вход которого соединен с пр мым выходом первого D- (Триггера,D-вход которого соединен с .. вторым входом трехвходового мажоритар-5 aiming to increase noise immunity by filtering short-term impulse noise, it introduced a three-input major element and a third D-flip-flop, whose D-input is connected to the output of a three-input major element, the first input of which is connected to the direct output of the first D- ( A trigger whose D-input is connected to .. the second input of a three-input majority ного элемента, третий вход которого соединен со второй выходной шиной и с пр мым выходом третьего D-триггера, С-вход которого соединен с шиной тактовых импульсов. element, the third input of which is connected to the second output bus and to the direct output of the third D-flip-flop, whose C input is connected to the bus of clock pulses.