SU1325700A1 - Displacement-to-code converter - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощени  в преобразователе, содержащем формирователь 1 импульсов точно06 го отсчета (ТО), регистр 2, блок 3 сравнени  и сумматор 4, один выход формировател  1 подключен к С-входу регистра 2 и управл ющему входу блока 3 сравнени , сумматор 4 выполнен в виде реверсивного счетчика, а блок 3 сравнени  содержит сумматор 5 и элементы И 5 и 7. В конце каждого цикла преобразовани  на одном выходе формировател  1 вьфабатываетс  импульс . В сумматоре 5 происходит вычитание кода предыдущего цикла из кода текущего цикла. Если между соседними циклами преобразовани  произошел переход через границу диапазона ТО в сторону увеличени  перемещени , то инверсные выходы старщего разр да суммы и переполнени  сумматора 5 будут в единичном состо нии и в сумматор 4 запишетс  +1. При переходе через границу диапазона ТО в сторону уменьшени  перемещени  в сумматор 4 запишетс  -1. 1 з.п. ф-лы, 1 ил. I (Л с со ls ел The invention relates to automation and computing and can be used to connect analog information sources with a digital computing device. In order to simplify, in the converter containing the driver 1 pulses of exactly 06 counting (TO), register 2, comparison block 3 and adder 4, one output of driver 1 is connected to the C input of register 2 and the control input of comparison block 3, the adder 4 is as a reversible counter, and the comparison unit 3 contains an adder 5 and elements AND 5 and 7. At the end of each conversion cycle, a pulse is output at one output of the former 1. In adder 5, the code of the previous cycle is subtracted from the code of the current cycle. If a transition across the boundary of the TO range in the direction of increasing displacement occurred between adjacent conversion cycles, then the high-level inverted outputs of the sum and overflow of the adder 5 will be in one state and write to +1 in the adder 4. When passing through the boundary of the TO range in the direction of decreasing movement, adder 4 will write -1. 1 hp f-ly, 1 ill. I (l with co ls ate

Description

1one

1325700213257002

Изобретение относитс  к автоматике мерени ми элементы И 6 и 7 закрытыThe invention relates to automation of measurement elements And 6 and 7 are closed.

по одному из входов и импульсы на вход реверсивного счетчика не поступают . В результате в конце каждого цикла преобразовани  на выходе форьш- ровател  1 формируетс - текущее значение кода ТО, а на выходе реверсивного счетчика 4 - текущее значение кода на  схема преобразовател  перемещени  IQ грубого отсчета, в код.Максимально допустимое перемещениеone of the inputs and pulses to the input of the reversible counter are not received. As a result, at the end of each conversion cycle, the output of forger 1 forms the current value of the maintenance code, and the output of the reversible counter 4 indicates the current value of the code for the IQ coarse reference transducer circuit, into the code. Maximum allowable movement

Преобразователь содержит формирователь 1 кода точного отсчета (ТО), регистр. 2, блок 3 сравнени , сумматорThe converter contains shaper 1 of the code of the exact reference (TO), register. 2, block 3 comparison, adder

и вычислительной техники и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством.and computing technology and can be used to connect analog information sources with a digital computing device.

Целью изобретени   вл етс  упрощение преобразовател .The aim of the invention is to simplify the converter.

На чертеже представлена структурмежду соседними циклами преобразовани  в сторону увеличени  перемещени  составл ет 0,5 (где диапа4 , выполненный в виде реверсивного счетчика. Блок J сравнени  содержит сумматор 5 и элементы И 6 и 7. Формирователь 1 кода ТО содержит блок преобразовани  перемещени  в код и регистр .The drawing shows the structure between adjacent conversion cycles in the direction of increasing motion is 0.5 (where the range is 4, made in the form of a reversible counter. Comparison unit J contains an adder 5 and elements AND 6 and 7. Former 1 of the maintenance code contains a unit for converting movement into a code and register

Преобразователь работает следующим образом.The Converter operates as follows.

В конце каждого i-цикла преобразоAt the end of each i-cycle transform

вани  на одном выходе формировател  1 .вырабатываетс  импульс окончани  цикла преобразовани , а на группе выходов формировател  1 вьграбатываетс  код ТО. В сумматоре 5 происходит суммирование кодов ТО текущего i-цикла с выходов формировател  1 и предыдущего (1-1)-цикла с инверсных выходов регистра 2. .Если между соседними циклами формировани  кодов ТО происходит переход через границу диапазона ТО в сторону увеличени  перемещени , то после суммировани  инверсные выходы старшего разр да суммы и переполнени  сумматора 5 оказываютс  в единичном состо нии. Выходной импульс формировател  1 проходит через открытий элемент И 7 на вход суммировани  реверсивного счетчика 4. Задним фронтом этого импульса код ТО текущего i-цикла заноситс  в регистр 2. Если между соседними циклами формировани  кодов ТО происходит переход через границу диапазона ТО в сторону уменьшени  перемещени , то после суммировани  в единичном состо нии пр мые вы- A single impulse of the end of the conversion cycle is generated at one output of the former 1. A TO code is drawn on the output group of the former 1. In the adder 5, the maintenance codes of the current i-cycle are summed up from the outputs of the imaging unit 1 and the previous (1-1) cycle from the inverse outputs of the register 2. If there is a transition through the boundary of the TO range in the direction of increasing displacement between adjacent cycles of generating the maintenance codes, after summation, the inverse outputs of the most significant bit of the sum and the overflow of the adder 5 are in a single state. The output pulse of the imaging unit 1 passes through the element I 7 to the input of the summation of the reversible counter 4. The leading edge of this pulse is the TO code of the current i-cycle entered into register 2. If between adjacent cycles of the formation of the TO code, a transition occurs through the edge of the TO range to decrease the movement then, after summation in a single state, the direct highscores

ходы старшего разр да суммы и переполнени  сумматора 5. Выходной импульс формировател  1 проходит через открытьш элемент И 6 на вход вычитани  реверсивного счетчика 4. high bit moves of the sum and overflow of the adder 5. The output pulse of the driver 1 passes through the open element AND 6 to the input of the subtraction of the reversible counter 4.

При отсутствии перехода через границу диапазона ТО между соседними измежду соседними циклами преобразовани  в сторону увеличени  перемещени  составл ет 0,5 (где диапазон перемещени  в ТО), а в сторонуIn the absence of a transition across the border of the TO range between adjacent ones between adjacent conversion cycles, the upward movement direction is 0.5 (where the upstream movement range is TO) and, in the direction

уменьшени  перемещени  оreducing movement

(0,5 - )t(0.5 -) t

-го , где п - число разр дов кода ТО на выходе формировател  t (регистра 2)..th, where n is the number of bits of the TO code at the output of the former t (register 2) ..

Claims (2)

1.Преобразователь перемещени  в код, содержащий формирователь кода точного oTcvieTa, группа выходов которого подключена к D-входам регистра1. The transducer of movement to the code containing the exact oTcvieTa code generator, the group of outputs of which is connected to the D-inputs of the register и к первой группе входов блока сравнени , к второй группе входов которого подключены выходы регистра, первый и второй вькоды блок;а сравнени  подключены к соответствующим входам сумматора , .отличающийс  тем, что, с целью упрощени  преобразовател , один выход формировател  кода точного отсчета подключен к С-входу регистра и к управл ющему входу блока сравнени , а сумматор вьтолнен в виде реверсивного счетчика.and to the first group of inputs of the comparison unit, to the second group of inputs of which the outputs of the register are connected, the first and second blocks of the code; and the comparison is connected to the corresponding inputs of the adder, distinguished by the fact that, in order to simplify the converter, one output of the exact reading code generator is connected to The register's input and the control input of the comparison unit, and the adder are executed in the form of a reversible counter. 2.Преобразователь по п. 1, отличающийс  тем, что блок сравнени  содержит сумматор, первый и второй элементы И, перва  и втора  группы входов сумматора  вл ютс  соответственно первой и второй группами входов блока сравнени , пр мые выходы переноса и старшего разр да сумматора подключены к первому и второму входам первого элемента И, инверсные выходы переноса и старшего разр да сумматора подключены к первому и второму входам второго элемента И, третьи входы первого и второго элемер- тов И  вл ютс  управл ющим входом блока сравнени , а выходы первого и второго элементов И  вл ютс  соответственно первым и вторым выходами блока сравнени .2. The converter according to claim 1, characterized in that the comparison unit comprises an adder, the first and second elements AND, the first and second groups of inputs of the adder are respectively the first and second groups of inputs of the comparison unit, the forward outputs and the higher bit of the adder are connected to the first and second inputs of the first element AND, the inverse outputs of the transfer and the high bit of the adder are connected to the first and second inputs of the second element AND, the third inputs of the first and second elements of AND are the control input of the comparison unit, and the output rows of first and second AND gates are respectively first and second outputs of the comparison unit.