SU1645966A1 - Device for calculating fourier-galois transforms - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технической кибернетике и может быть использовано в цифровых вычислительных системах, предназначенных дл  обработки сигналов , в частности дл  обработки изображений. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  за счет того, что -в состав устройства вход т две группы из Р (Р - размер преобразовани ) регистров 1, 2, Р коммутаторов 3, Р умножителей 4 на коэффициент, сумматор 5, RS-триггер 6, элемент ИЛИ 7 и сдвиговый регистр 8. 1 ил.The invention relates to computing and technical cybernetics and can be used in digital computing systems for signal processing, in particular for image processing. The purpose of the invention is to increase speed. This goal is achieved due to the fact that the device includes two groups of P (P - conversion size) registers 1, 2, P switches 3, P multipliers 4 per coefficient, adder 5, RS flip-flop 6, element OR 7 and shift register 8. 1 Il.

Description

Изобретение относитс  к вычислительной технике и технической кибернетике и может быть использовано в цифровых вычислительных системах, предназначенных дл  обработки сигналов , в частности дл  обработки изображений .The invention relates to computing and technical cybernetics and can be used in digital computing systems for signal processing, in particular for image processing.

Цель изобретени  - увеличение быстродействи  за счет совмещени  циклов записи и обработки входных данных.The purpose of the invention is to increase speed by combining recording cycles and processing input data.

На чертеже представлена сЬункцио- нальна  схема устройства дл  вычислени  преобразовани  Фурье-Галуа.The drawing shows a functional diagram of a device for calculating a Fourier-Galois transform.

Устройство содержит первую группу из Р регистров 1, вторую группу из Р регистров 2, Р коммутаторов 3, Р умножителей 4 на коэЛбициент, сумматор 5 по модулю М (И 2р-1, где Р - разр дность чисел), RS-триггер 6, элемент ИЛИ 7, сдвиговый регистрThe device contains the first group of P registers 1, the second group of P registers 2, P switches 3, P multipliers 4 per coefficient, adder 5 modulo M (I 2p-1, where P is the digit number), RS flip-flop 6, element OR 7, shift register

8, установочный вход 9, тактовый вход 10, информационный вход 11 и информационный выход 12.8, setup input 9, clock input 10, information input 11 and information output 12.

Устройство работает следующим образом .The device works as follows.

Импульсом на входе 9 обнул ютс  все регистры 1, 2 и 8 устройства и включаетс  PS-триггер 6 (), устанавлива  уровень 1 на информационном входе сдвигового регистра 8 и соедин   первые информационные входы Р коммутаторов 3 с их выходами.A pulse at input 9 zeroed all the registers 1, 2 and 8 of the device and turned on PS flip-flop 6 (), set level 1 at the information input of the shift register 8 and connected the first information inputs P of switches 3 to their outputs.

Первый тактовый импульс, поступающий на тактовый вход 10 устройства, приводит к по влению уровн  1 на первом выходе сдвигового регистра 8, который выключает RS-триггер 6 (), устанавливает уровень О на информационном входе сдвигового регистра 8, соедин ет вторые информационные входы Р коммутаторов 3 с их выходами иThe first clock pulse arriving at the device clock input 10 leads to the appearance of level 1 at the first output of the shift register 8, which turns off the RS flip-flop 6 (), sets the level O at the information input of the shift register 8, connects the second information inputs P of the switches 3 with their outputs and

шsh

tftf

СWITH

0505

4ь СЛ4 SL

Ј О5 55Ј O5 55

3131

записывает первый отсчет входной последовательности в первый регистр первой группы регистров 1. Второй тактовый импульс приводит к сдвигу 1 на второй выход сдвигового регистра 8 и записи второго отсчета входной последовательности во второй регистр первой группы регистров 1 и ТсДс Р-й тактовый импульс сдвигает 1 на Р-й выход сдвигового регистра 8, что приводит к записи Р-го отсчет входной последовательности в Р-й регистр первой группы регистров 1, включению RS-триггера 6, по влению уровн  1 на информационном входе сдвигового регистра 8 и соединению первых информационных входов Р ком-  утаторов 3 с их выходами. С выходов первой группы регистров 1 отсчеты входной последовательности поступают через Р коммутаторов 3 на Р умножителей 4 с Первый умножитель 4 производи умножение на 2, второй - на 2Р , третий - на 2 тель производитwrites the first count of the input sequence to the first register of the first group of registers 1. The second clock pulse shifts 1 to the second output of the shift register 8 and records the second clock of the input sequence to the second register of the first group of registers 1 and TDSDs Pth clock pulse shifts 1 by P -th output of the shift register 8, which leads to the recording of the P-th countdown of the input sequence in the P-th register of the first group of registers 1, the inclusion of RS-flip-flop 6, the appearance of level 1 at the information input of the shift register 8 and neniyu first information com- utatorov inputs P 3 with their outputs. From the outputs of the first group of registers 1, the samples of the input sequence are received through P switches 3 by P multipliers 4 s. The first multiplier 4 multiplies by 2, the second by 2P, the third by 2 produces

Поскольку при преобразовании Фурье- Галуа вычислени  производ тс  по модулю целого числа, в данном случае по модулю числа -1, где Р - простое число, то умножени  на коэффициент представл ют собой циклические сдвиги кодового слова о- Реализовать умножени  на коэффициент можно простой коммутацией входов и выходов умножителей 4„ С выходов Р умножителей Since during the Fourier-Galois transformation, the calculations are performed modulo an integer, in this case modulo -1, where P is a prime number, multiplying by a factor represents cyclic shifts of the code word o. Implementing multiplication by a factor can be done by simply switching the inputs. and outputs of multipliers 4 "With outputs of P multipliers

4значени  отсчетов Х(0),.е„,Х(Р-1), умноженные соответственно на 2 ,4 values of readings X (0),. Е „, X (Р-1), multiplied by 2, respectively

,с„.,2, поступают на информационные входы второй группы регистров 2 соответственно и на входы сумматора , with „., 2, enter the information inputs of the second group of registers 2, respectively, and the inputs of the adder

5Р-разр дных чисел по модулю М5P-bit modulo M

2р-1„ Сумматор 5 Р-разр дных чисел 2p-1 „Totalizer 5 P-bit numbers

иand

т„дс Р-й умножи- умножение на 2 .t „ds Pth multiplication by 2.

р по модулю -1 состоит из обычногоp modulo -1 consists of the usual

сумматора Р-разр дных чисел и Р- разр дного сумматора, служащего дл  коррекции результата суммировани  по модулю Ко В результате суммировани  получаем спектральный коэффициент S(P-1)0 Следующий (Р-1)-й или снова первый тактовый импульс приводит к по влению уровн  1 на первом выход сдвигового регистра 8, включению RS- триггера 6, соединению вторых информационных входов коммутаторов 3 с их выходами, записи первого отсчета новой входной последовательности в первый регистр первой группы регистров 1 и записи результатов умножени  the adder P-bit numbers and the P-bit adder used to correct the result of the sum modulo. As a result of the summation we obtain the spectral coefficient S (P-1) 0 The next (P-1) -th or again the first clock pulse leads to level 1 on the first output of the shift register 8, turning on the RS flip-flop 6, connecting the second information inputs of the switches 3 with their outputs, recording the first reference of the new input sequence into the first register of the first group of registers 1 and recording the multiplication results

00

Q 5 Q 5

5five

5five

00

00

5five

00

5five

предыдущего такта во вторую группу регистров 2. С выходов второй группы регистров 2 через коммутаторы 3 результаты первого умножени  снова поступают на Р умножителей 4 на коэффициент , с выходов которых результаты второго умножени  поступают на информационные входы второй группы регистров 2 и на информационные входы сумрfrom the outputs of the second group of registers 2 through the switches 3, the results of the first multiplication are again sent to P multipliers 4 by a factor, from the outputs of which the results of the second multiplication go to the information inputs of the second group of registers 2 and to the information inputs of the sum

матора 5 по модулю -1„ В результате суммировани  получаетс  спектральный коэффициент S(P-2).modulo 5 modulo -1. As a result of the summation, the spectral coefficient S (P-2) is obtained.

Следующий (Р+2)-й или второй, тактовый импульс приводит к записи второго отсчета новой входной последовательности во второй регистр первой группы регистров 1 и вычислению сле- эующего спектрального коэффициента S(P-3).The next (P + 2) -th or second clock pulse leads to the recording of the second reference of the new input sequence in the second register of the first group of registers 1 and the calculation of the next spectral coefficient S (P-3).

Во врем  следующих тактов происходит запись остальных отсчетов новой последовательности в остальные регистры первой группы регистров 1 и вычислени  следующих спектральных коэффициентов S(P-4), S(P-5) и т.д„ аналогично описанному.During the next clock cycles, the remaining samples of the new sequence are recorded in the remaining registers of the first group of registers 1 and the following spectral coefficients S (P-4), S (P-5), etc., are calculated in the same way as described.

(Р-1)-й или (2Р-1)-й тактовый импульс приводит к записи предпоследнего отсчета новой последовательности в (Р-1)-й регистр первой группы регистров 1 и вычислению последнего спектрального коэффициента 8(0)„(P-1) -th or (2P-1) -th clock pulse leads to the recording of the penultimate reference of the new sequence in (P-1) -th register of the first group of registers 1 and the calculation of the last spectral coefficient 8 (0) „

Р-й или 2Р-й тактовый импульс приведет к включению RS-триггера 6, уровню лог„ 1 на информационном входе сдвигового регистра 6, соединению первых информационных входов коммутаторов 3 с их выходами, записи результатов последнего умножени  во вторую группу регистров 2 и последнего отсчета новой последовательности в Рй регистр первой группы регистров 1„ С выходов первой группы регистров 1 данные через коммутаторы 3 поступают на умножители 4 на коэффициент, затем на информационные входы второй группы регистров 2 и на сумматор 5 по модулю -1, где происходит вычисление первого спектрального коэффициента S(P-1) новой последовательности .The pth or 2P clock pulse will turn on the RS flip-flop 6, log level 1 at the information input of the shift register 6, connect the first information inputs of the switches 3 with their outputs, record the results of the last multiplication into the second group of registers 2 and the last count The new sequence in the Ri register of the first group of registers 1 “From the outputs of the first group of registers 1, the data through switches 3 is sent to multipliers 4 by a factor, then to the information inputs of the second group of registers 2 and to adder 5 modulo -1, where n The computation of the first spectral coefficient S (P-1) of the new sequence takes place.

В дальнейшем работа устройства происходит аналогичноIn the future, the operation of the device is similar.

Claims (1)

Формула изобретени Invention Formula Устройство дл  вычислени  преобразовани  Фурье-Галуа, содержащееA device for calculating a Fourier-Galois transform comprising первую и вторую группы из Р (Р - размер преобразовани ) регистров, сумматор , Р умножителей на коэффициент, RS-триггер и сдвиговый регистр, причем выход i-ro (, Р) умножител  на коэффициент подключен к i-му входу сумматора, выход которого  вл етс  информационным выходом устройства установочным входом которого  вл ютс  соединенные между собой установочные входы регистров первой и второй групп и установочный вход сдвигового регистра, тактовый вход которого  вл етс  тактовым входом устройства, отличающеес  тем, что, с целью повышени  быстродействи , в него введены Р коммутаторов и элемент ИЛИ, выход которого подключен к S1 s информационному входу i-ro регистр второй группы, выход которого подк чен к второму информационному вход 1-го коммутатора, выход 1-го разр  сдвигового регистра подключен к таthe first and second groups of P (P is the size of the registers), adder, P multipliers per coefficient, RS-flip-flop and shift register, with the output i-ro (, P) of the multiplier per coefficient connected to the i-th input of the adder, the output of which is an information output of the device whose installation input is the interconnected installation inputs of the registers of the first and second groups and the installation input of the shift register, the clock input of which is the clock input of the device, characterized in that in order to increase the speed P, switches are entered into it, and the OR element, the output of which is connected to the S1 s information input of the i-ro register of the second group, whose output is connected to the second information input of the 1st switch, the output of the 1st shift register register is connected to that входу PS-триггера, выход которого под- 20 товому входу 1-го регистра первойthe input of the PS flip-flop, the output of which is to the secondary input of the 1st register of the first 16459661645966 и Р-го разр дов которого подключены гоответственно к Г8-триггепа и первому входу элемента ИЛИ, второ вход которого подключен к установочному входу устройства, информацион- ным входом которого  вл ютс  соединенные между собой информационные входы регистров первой группы, выходand the P-th bits of which are connected, respectively, to the G8-trigger and the first input of the OR element, the second input of which is connected to the installation input of the device, whose information input is interconnected information inputs of the registers of the first group, the output 1-го регистра которой подключен к первому информационному входу 1-го коммутатора, выход которого подключен к входу 1-го умножител  на коэффициент , выход которого подключен кThe 1st register of which is connected to the first information input of the 1st switch, the output of which is connected to the input of the 1st multiplier by a factor, the output of which is connected to информационному входу i-ro регистра второй группы, выход которого подключен к второму информационному входу 1-го коммутатора, выход 1-го разр да1 сдвигового регистра подключен к тактовому входу 1-го регистра первойthe information input of the i-ro register of the second group, the output of which is connected to the second information input of the 1st switch, the output of the 1st bit1 of the shift register is connected to the clock input of the 1st register first ключей к управл ющим входам всех коммутаторов и информационному входу сдвигового регистра, выход первогоkeys to the control inputs of all switches and the information input of the shift register, the output of the first 11eleven группы, а тактовые входы всех регистров второй группы подключены к тактовому входу устройства.groups, and the clock inputs of all registers of the second group are connected to the clock input of the device. tztz