SU1062711A1 - Секционный микропроцессор - Google Patents

Abstract

1. СЕКЦИОННЫЙ МИКРОПРОЦЕССОР , содержащий блок пам ти микрокоманд , регистр микрокоманд, мультиплексор логических условий, операционный блок, состо щий из h -операционных секций { п J 2, блок микропрограммного управлени , состо щий из ц секций микропрограммного управлени , первый управл ющий вход каждой из которых соединен с первым информационным выходом регистра микрокоманд , вход синхронизации которого соединен с входами синхронизации операционных секций, секций . микропрограммного управлени  и с входом синхронизации микропроцессора , информационные входы первой и h -и секций микропрограммного управлени  соединены соответственно с первым и ( п-1)-м выходами первой группы информационных выходов регистра микрокоманд, информационные входы первой и   -и операционных секций соединены соответственно с первым и ( п-1)-м входами группы информационных входов микропроцессора , входы признаков первой секции микропрограммного управлени  и первой операционной секцией соединены соответственно с выходом мультиплексора логических условий и с вторым информационным выходом регистра микрокоманд , втора  группа идформационных выходов которого соединена с Группами входов кода микроопераций операционных секций, управл ющий вход мультиплексора логических условий соединен с третьим информационным выходом регистра микрокоманд, группа информационных входов которого соединена с группой информационных выходов блока пам ти микрокоманд вход начальной установки микропроцессора соединен с вторыми управл ющими входами секций-микропрограммного управлени , о т л и ч а ю щ и и с   тем, что, с целью повы-г : шени  надежности. в него введены дешифратор, счетчик и сдвиговый регистр , в операционный блок введены (п-1) выходных мультиплексоров, (/) п межсекционных мультиплексоров и (и-2) входных мультиплексоров, а в блок микропрограммного управлени  введены (n-l) выходных мультиплексоров , (h-1) межсекционных мультиплексоров и { h-2) входных мультиплексоров , причем выходы выходных мультиплексоров операционного блока соединены с информационными выходами микропроцессора и с входами дешифратора , управл ющий вход которого соединен с четвертым информационным выходом регистра микрокоманд, первый информационный вход каждого -го ( - 1,2, . . .(ц-2) выходного | мультиплексора операционного блока | соединен с вторым информационным вхо дом (л +1)-го выходного мультиплек ,сора операционного блока и с инфор мационным выходом (+1)-й операционной секции, второй информационный вход первого выходного мультиплексора операционного блока соединен с информационным выходом первой операционной секции, первый информационный вход (fi -1)-го выходного мультиплексора операционного блока соединен с инфОЕ 1ационным выходом П -и

Description

операционной секции, управл ющий пход каждого j -го (j г2,3, ..., выходного мультиплексора операционного блока соединен с j -м выходом первой группы п информационных выходов сдвигового регистра с первыг управл ющим входом ( +1) -г межсекционного мультиплексора операционного блока, с вторым управл ющим входом j -го межсекционного мультиплексора операционного блока и с управл ющим входом (j -1)-го входного мультиплексора операционного блока, управл ющий вход первог выходного мультиплексора операционного блока соединен с управл ющим входом первого и с первым управл ющим входом второго межсекционных мультиплексоров операционного блока и с первшл выходом первой группы П информационных выходов сдвигового регистра, управл ющий вход (п выходного мультиплексора операционного блока соединен с вторым управл ющим входом (h lj--ro межсекциониого мультиплексора операционного блока, с управл ющим входом (п-2)-го входного мультиплексора операционного блока и с выходом первой группы информационных выходов регистра сйвига, -и выход первой группы и информационных выходов которого соединен с управл ющим входом h -го межсекционного мультиплексора операци-J онкого блока, первый информационный вход каждого -го и второй информационный вход калодого { i +1)-го межсекционных мультиплексоров операционного блока соединен с выходом признаков -и операционной секции второй информационный вход первого межсекционного мультиплексора операционного блока соединен с входом признаков первой операционной секци первый информационный вход , п -го межсекционного мультиплексора операционного блока соединен с выходом признаков п -и операционной секции выход кахадого Кто ( к - 1,2,...., 11 -1) межсекционного мультиплексора операционного блока соединен с входом признаков (к +1)-и операционной секции, выход П -го межсекционного мультиплексора операционного блока соединен с информационным входом мультиплексора логических условий, выход каждого i -го входного мультиплексора операционного блока соединен с информационным входом (i +1)-и операционной секции, первый информационный вход каждого m -го (п1 1,2,...,11-3} и второй информационный вход каждого (т+1)-го входных мультиплексоров операционного блока соединены с (ni+l)-M входом группы информационных входов микпропроцессора , второй информационный вход первого и первый информационный вход (п-2)-го входных мультиплексоров операционного блока соединены соответственно с вторым и с (h-l)-M входами группы информационных входов микропроцессора, выходы выходных мультиплексоров блока микропрограммного управлени  соединены с адресныг и входами блока пам ти микрокоманд, первый информационный вход каждого -го и второй информационный вход каждого ( +1}-го выходных мультиплексоров блока микропрограммного управлени  соединены с информационны - выходом ( секции микропрограммного управлени , второй информационный вход первого выходного мультиплексора блока микропрограммного управлени  соединен с информационным выходом первой секции микпропрограммного управлени , первый информационный вход (h-l)-ro выходного муль .типлексора блока микропрограммного управлени  соединен с информационным выходом 11 -и секции микропрограммного управлени , управл ющий вход каждого j -гО выходного мультиплексора блока микропрограммного управлени  соединен с j -м выходом второй группы ( И -1) информационных выходов сдвигового peгиcтjpa с первым управл ющим входом (j + {)-го межсекционного мультиплексора блока микропрограммного управлени , со вторым управл ющим входом j -го межсекционного мультиплексора блока микропрограммного управлени  и с управл ющим входом (1 -1)-го входного мультиплексора блока микропрограммного управлени , управл ющий вход первого выходного мультиплексора блока микропрограммного управлени  соединен с управл квдим входом первого и с первым управлшющим входом второго межсекционных мультиплексоров блока микропрограммного управлени  и с первым выходом второ группы ( и-1) информационных выходов сдвигового регистра, управл ющий вход (h-l)-ro выходного мультиплексора блока микропрограммного управлени  соединен с вторым управл ющим входом, (n-l)-ro межсекционного мультиплексора блока микропрограммного управлени , с управл ющим входом (ц-2)-го входного мультиплексора блока микропрограммного управлени  и с (п-1) -м выходом второй группы (п-1) информационных выходов сдвигового регистра, первый информационный вход , i -го и второй информационный вход (i +1)-го межсекционного мультиплексоров блока микропрограммного управлени  соединены с выходом признаков 4 -И секции микропрограммного управлени , второй информационный вход первого

и первый информационный вход ( межсекционных мультиплексоров блока микропрограммного управлени  соединены соответственно с входом признаков первой секции микропрограммного управлени  и с выходом признаков ()й секции микропрограмviHoro управлени , выход К -го межсекционного мультиплексора блока микропрограммного управлени  соединен с входом признака к+l)-и секции микропрограммного управлени , выход каждого ( -го входного мультиплексора блока микропрограммного управлени  соединен с информационным входом секции микропрограммного управлени , первый информационный вход каждого М -го и второй информационный вход каждого (nfi+l -ro входных мультиплексоров блока микропрограммного управлени  соединены с ( входом первой группы информационных выходов регистра микрокоманд, второй информационный первого и первый информационный входы ( входных мультиплексоров блока микропрограм- .. много управлени  соединены соответственно с вторым и с (п -1)-м входами первой группы информационных

выходов регистра микрокоманд, выход дешифратора соединен с входом сброса счетчика, установочный вход которого соединен с входом начальной установки микропроцессора и с установочным входом сдвигового регистра, вход синхронизации которого соединен с третьими управл ;ощими входами секций микропрограммного управлени  и с выходом переполнени  счетчика , счетный вход которого соединен с входом синхронизации микропроцессора , вход управлени  сдвигом и выход старшего разр да сдвигового регистра подключены соответственно к шине нулевого .потенциала и к выходу неисправности микропроцессора. 2, Микропроцессор по п. 1, о т л и ч а. ю щ и и с   тем, что, операционна  секци  состоит из дешифратора приемника результата, группы регистров общего назначени , мультиплексора операндов, су1-1матора, первого и второго блоков элементов ИЛИ, блока элементов НЕ, Первого, второго, третьего, четвертого, п того и шестого блоков элементов И, дешифратора операций, накапливающего сдвигового регистра, информационный вход которого соединен с информационными входами группы регистров обего назначени  и с выходом второго блока элементов ИЛИ, входы которого соединены соответственно с выходами первого, второго, третьего, четвертого и п того блоков элементов И, первые входы которых соединены соответственно с первым, вторым, третьим.

етвертьлм и плтым выходами дешифратора операций, шестой выход которого соединен с управл ющим входом накапливающего сдвигового регистра, вход синхронизации которого соединен с первым выходом дешифратора приемника результата, остальные выходы которого соединены с входами записи группы регистров общего назначени , группа, информационных выходов которых соединена с группой информационных входов мультиплексора операндов, выход которого соединен с первыг- информационным входом сумматора, с первь ми входами шестого блока элементов И и первого блока элементов ИЛИ, вторые входы первого блока элементов ИЛИ, п того и шестого бло ков элементов И, второй информационный вход сумматора, вход блока sjieментов НЕ и информационный вход накапливающего сдвигового регистра соединены с информационным входом операционной секции, вход переноса сумматора и вход сдвига накапливающего сдвигового регистра соединены с входом признаков операционной секции, выход сумматора.соединен с вторым входом первого блока элементов И, выход шестого блока элементов И соединен с вторьам входом второго блока элементов И, выход первого блока элементов ИЛИ соединен с вторым входом третьего блока элементов И, выход блока элементов НЕ соединен с вторым входом четвертого блока элементов И, вход дешифратора операций, управл ющий вход мультиплексора операндов, вход дешифратора приемника результата соединены соответственно с входами группы входов кода микроопераций операционной секции, информационный вход мультиплексора операндов соединен с информационным входом процессорной секции , управл ющий вход дешифратора приемника результата соединен с входом синхронизации процессорной секции, выход переноса сумматора и выход старшего разр да накапливающего сдвигового регистра соединены с выходом признаков операционной секции.

3. Микропроцессор по п. 1, отличающийс  тем, что секци  микропрограммного управлейи  состоит из регистра, блока элементов ИЛИ, первого и второго блоков элементов И, сумматора, выход которого соединен с первым входом первого блока элементов И, второй вход которого соединен с нулевым входом второго блока элементов И и с первым управл ющим входом секции, первый вход сумматора подключен к шине нулевого потенциала, второй вход сумматора соединен с информационным входом секции и с единичным

входом второго блока элементов И, выход которого подключен к первому входу -блока элементов ИЛИ, второй вход .которого соединен с выходом первого блока элементов И, выход блока элементов ИЛИ соединен с информационным входом регистра, выход которого соединен с информационным выходом секции, вход установки в

единицу, вход установки в ноль и вход синхронизации регистра соединены соответственно с вторым управл ющим входом, с третьим управл ющим входом и с входом синхронизации секции, вход и выход переноса сумматора соединены соответственно с входом и . выходом признаков секции .

Изобретение относитс  к вычислительной технике и может быть испольровано дл  обработки данных в системах управлени  повышенной надежности .

Известен микропроцессор, содержащий секционный операционный блок микропрограммного управлени , блок пам ти микрокоманд, регистр микрокоманд l .

Недостатком данного устройства .  вл етс  низка  надежность.

Наиболее близким по технической сущности  вл етс  секционный микропроцессор , содержащий блок пам ти микрокоманд, регистр микрокоманд, мультиплексор, логических условий, операционный блок, состо щий из И -операционных секций (nt2), блок микропрограммного управлени , состо щий из И секций микропрограммного управлени , первый управл ющий вход, каждый из которых соединен с первым информационным выходом регистра микрокоманд, вход синхронизации которого соединен с входами синхронизации операционных секций, секций микропрограммного управлени  и с ВХОДОМ синхронизации микропроцесора , информационные входы первой и И -и секций микропрограммного управлени  соединены соответственно с первым и (и-1)-м выходами первой группы информационных выходов регисра микрокоманд, информационные входы первой и Н й операционных секций соединены соответственно с первым и ( входаг-1и группы информационных входов микропроцессора, входы признаков первой секции микропрограммного управлени  и первой операционной секции соединены соответственно с выходом мультиплексора логических условий и с вторым информационным выходом регистра микрокоманд , втора  группа информационных выходов которого соединена с группами входов кода микроопераций операционных секций, управл клций вход мультиплексора логических условий

соединен с третьим информационным выходом регистра микрокоманд, группа информационных входов которого соединена с группой .: информационных выходов блока пам ти микрокоманд , вход начальной установки микропроцессора соединен с вторыми управл ющими входами секций микропрограммного управлени  2 .

Недостатком данного микропроцессора  вл етс  низка  надежность, обусловленна  тем, что в случае выхода из стро  хот  бы одной микропроцессорной секций все устройство оказываетс  неработоспособным.

Целью изобретени   вл етс  повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в секционный микропроцессо содержащий блок пам ти микрокоманд, регистр микрокоманд, мультиплексор логических условий, операционный блок, состо щий из И -операционных секций ), блок микропрограммного управлени , состо щий из П секций микропрограммного управлени , первый управл ющий вход каждой из которых соединен с первым информационным выходом регистра микрокоман вход синхронизации которопо соединен с входами синхронизации операционных секций, секций микропрограммного управлени  и с входом синхронизации микропроцессора, информационные входы первой и fl -и секций микропрограммного управлени  соединены соответственно с первым и (п -1) -м выходами первой группы информационных выходов регистра микрокоманд, информационные входы первой и Г) -и операционных секций соединены соответственно с первым и ( п -1) -м входами группы информационных входов микропроцессора, входы признаков первой секции микропрограммного управлени  и первой операционной секции соединены соответственно с выходом мультиплексора логических условий и с вторым ииформационным выходом регистра мийрокоманд , втора  группа информационных выходов которого соединена с группами входов кода микроопераций операционных секций, управл ющий

вход мультиплексора логических условий соединен с третьим информационным выходом регистра микрокоманд , группа информационных входов которого соединена с группой информационных выходов блока пам ти микрокоманд , вход начальной установки микропроцессора соединен с вторыми управл ющими входами секций -микропрограммного управлени , введены дешифратор, счетчик и сдвиговый регистр, в операционный блок введены (И -1) выходных мультиплексоров, П межсекционных мультиплексоров и (ii -2) входных мультиплексоров, а в блок микропрограммного управлени  введены (п -1) выходных мультиплексоров , (п -1 межсекционных мультиплексоров и (и-2) входных мультиплексоров, причем выходы выходных мультиплексоров операционного блока соединены с информационными выходами микропроцессора и с входами дешифратора, управл ющий вход которого соединен с четвертым информационным выходом регистра микрокоманд , первый информационный вход каждого i -го ( 1, 2,...,h-2) выходного мультиплексора операционного блока соединен с вторым информационным входом (+1)-го выходного мультиплексора операционного

блока и с информационным выходом (( +1)-и операционной рекции, второй информационный вход первого выходного мультипЛексора операционного блока соединен с инфор1«Г ционныгл ыходом первой операционной секции, первый информационный вход {г -1) -го выходного мультиплексора операционного блока соединен с инфор «1ационным выходом И -а операционной секции , управл ющий вход каждого j -го () г-2,3,..., h-2) выходного мультиплексора операционного блока соединен с } -м выходом первой группы И информационных выходов сдвигового регистра, с первым управл ющим входом (J +1)-го межсекционного мультиплексора операционного блока, с вторым управл ющим входом j -го межсекционного мультиплексора операционног о блока и с управл ющим входом ( j -l)-го входного мультиплексора операционного блока, управл ющий вход первого выходного мультиплексора операционного блока соединен с управл ющим входом первого и с первым управл ющим входом вторрго межсекционного мультиплексора операционного блока и с первым выходом первой группы П информацион ных выходов сдвигового регистра, управл ющий вход (n-l)-ro

выходного мультиплексора опёрациоь ного блока соединен с вторым управл ющим входом (ii-l)-ro межсекционного мультиплексора операционного блока, с управл ющим входом ( входного мультиплексора операционного блока и с выходом первой группы информационных выходо регистра сдвига;, fi -и выход первой группы. М информационных выходов , которого соединен с управл ющим входом 11 -го межсекционного мультиплексора операционного блока, первый информационный вход каждого

1 -го и второй -информационный вход каждого (4 +1)-го межсекционных мул .типлексоров операционного блока соединены с выходом признаков f -и операционной секции, второй информационный вход первого межсекционногд мультиплексора операционного блока соединен с входом признаков первой операционной секции, первый информационный вход ft -го межсекционного мультиплексора операционного блока соединен с выходом признаков f -и операционной секции, выход калодого k -го -( k -1,2,,,., -I ме хсек-ционного мультиплексора операционного блока соединен с входом признаков (k+l)-й операционной секции выход И -го межсекционного мультиплексора операционного блока соединен с информационным входом мультиплексора логических условий, выход каждого и -го входного мультиплексора операционного блока соединен с информационным входом (v+11-й операционной секции, первый информационный вход ка сдого Hi -го (т-1,2, . . ., п -3) и второй информационный вход каждого ( tn+1)-го входных мультиплексоров операционного блока соединены с (m +1)-м входом группы информационных входов микропроцессора, второй информационный вход первого и первый информационный вход п-2)-го входных мультиплексоров операционного блока соединены соответственно с вторым и с (fi-1) -м входами группы информационных входов микропроцессора, выходы выходных мультиплексоров блока микропрограммного управлени  соединены с адресными входами блока пам ти микрокоманд, первый информационный вход каждого -го и второй информационный вход каждого (-i +l) -го выходных мультиплексоров блока микропрограммного управлени  соединены с информационным выходом ( 1 +1)-и секции.микропрограммного управлени , второй информационный вход первого выходного мультиплексора блока микропрограммного управлени  соединен с информационным выходом первой секции микропрограммного управлени , первый информаци онный вход ( 11 выходного муль типлексора блока микропрограммного управлени  соединен с информационным выходом ц-и секции микропрограммного управлени , управл ющий вход каждого j -го выходного мульти плексора блока микропро граммного управлени  соединен с j -м выходом второй группы (п-1) информационных выходов сдвигового регистра, с перBfciM управл ющим входом (j +1)-го межсекционного мультиплексора блока микропрограммного управлени , с вторым управл ющим входом j -го межсекционного мультиплексора блока микропрограммного уп{эавлени  и с управл ющим входом (i -l)-го входного мультиплексора блока микропрограммного управлени , управл ющий вход первого выходного мультиплексора блока микропрограммного управлени  соединен с управл ющим входом первого и с первым управл ющим входом второго межсекционных мультиплексоров блока микропрограммного управлени  и с первым выходом второй группы (п -1) информационных выходов сдвигового регистра, управл ющий вход ( выходного мультиплексора блока микропрограммного управлени  соединен с вторым управл ющим входом (n-l)-ro межсекдионного мультиплексора блока микропрограммного управлени , с управл ющим входом ( входного мультиплексора блока микропрограммного управлени  и с (л-1)-м выходо второй группы {п-1) инфopIvlaциoнныx выходов сдвигового регистра, первый информационный вход i -го и второй информационный вход ( i +1)-го межсе ционцых мультиплексоров блока микро программного управлени  соединены с выходом признаков } -и секции, микропрограммного управлени , второ информационный вход первого, и первый информационный вход ( Г) -1) -го межсекционных мультиплексоров блока микропрограммного управлени  соединены соответственно с входом прит знаков первой секции микропрограммного уп1:авлени  и с выходом призна ков (г1-1)-й секции микропрограммного управлени , выход k -го межсекционного мультиплексора блока микропрограммного управлени  соединен с входом признака ( | +1 -и секции микропрограммного управлени , выход каждого 1 -го входного мультиплексора блока микропрограммного управлени  соединен с информационным вхо дом ( +1)-й секции микропрограммного управлени , первый информационный вход каждого rt} -го и второй информационный вход каждого (т+1)-г входных мультиплексоров блока микропрограммного управлени  соединены с /W+1J-M входом первой группы информационных выходов регистра микрокоманд , второй информационный первого и первый информационный входы входных мультиплексоров блока микропрограммного управлени  соединены соответственно с вторым и с ( входами первой группы информационных выходов регистра микрокоманд , выход дешифратора соединен с входом сброса счетчика, установочный вход которого соединен с входом начальной установки микропроцессора и с установочным входом сдвигового регистра, вход синхронизации которого соединен с третьими управл ющими входами секций микропрограммного управлени - и с выходом переполнени  счетчика, счетный вход которого соединен с входом синхронизации микропроцессора, вход управлени  сдвигом и выход старшего разр да сдвигового регистра подключены соответственно к шине нулевого потенциала и к выходу неисправности микропроцессора . Кроме того, операционна  секци  состоит из дешифратора- приемника результата группы регистров общего назначени , мультиплексора операндов , сумматора, первого и второго блоков элементов ИЛИ, блока элементов НЕ, первого, второго, третьего, четвертого, п того и шестого блоков элементов И, дешифратора операций, накапливающего сдвигового регистра, информационный вход которого соединен .с информационными входами группы регистров общего назначени  выходом второго блока элементов ИЛИ, входы которого соединены соответственно с выходами первого, втоporo , третьего, четвертого и п того блоков элементов И, первые входы которых соединены соответственно с первым, вторым, третьим, четвертым и п тым выходами дешифратора операций , шестой выход которого соединен с управл ющим входом накапливающего сдвигового регистра, вход синхронизации которого соединен с первым выходом дешифратора приемника результата , остальные выходы которого соединены с входами записи группы регистров общего назначени , группа информационных выходов соединена с группой информационных входов мультиплексора операндов, выход которого соединен с первым информационным входом сумг-iaTopa, с первыми входами шестого блока элементов И и первого блока элементов ИЛИ, вторые входы первого блока элементов ИЛИ, п того и шестого блоков элементов И, второй информационный вход сумматора , вход блока элементов НЕ и Информационный вход накапливающего сдвигового регистра соединены с информационным входом операционной секции, вход переноса суглматора и вход, сдвига, накапливающего сдвигового регистра соединены с входом признаков операционной секции, выхо сумматора соединен с вторым входом первого блока элементов И, выход шестого блока элементов И соединен -с вторым входом второго блока элементов И, выход первого блока элементов ИЛИ соединен с вторым входом третьего блока элементов И, выход блока элементов КЕ соединен с вторь входом четвертого блока элементов И, вход дешифратора операций, управ л ющий- вход мультиплексора операндов , .вход дешифратора приемника результата соединены соответственно с входами группы входов кода микро операций операционной секции, инфор мационный вход мультиплексора oneрандов соединен с информационны./ входом процессорной секции, управл ющий вход дешифратора приемника результата соединен с входом синхро низации процессорной секции, выход переноса сумматора и выход старшего разр да накапливающего сдвигового регистра соединены с выходом призна ков операционной секции. Причем .секци  микропрограммного управлени  состоит из регистра, бло ка элементов ИЛИ, первого и второго блоков элементов И, сумматора, выход которого соединен с пepвы 1 вход первого блока элементов И, второй вход которого соединен с нулевым вх дом второго блока элементов И и с первым управл ющим входом секции, .первый вход суглматора подключен к шине нулевого потенциала, второй . вход сумматора соединен с информаци онны входом секции и с единичным входом второго блока элементов И, выход которого подключен к первому входу блока элементов ИЛИ, второй вход которого соединен с выходом первого блока элементов И, выход блока элементов ИЛИ соединен с инфо мационным входом регистра, выход которого соединен с информационным выходом секции, вход установки в ед ницу, вход установки в ноль и вход синхронизации регистра соединены соответственно с вторым управл ющим входом, с третьим управл ющим входо и с входом синхронизации секции, вход и выход переноса сумматора соединены соответственно с входом и выходом признаков секции. При таком решении микропроцессор кроме основных рабочих секций, содержит одну резервную. В случае выхода из стро  одной из рабочих секций, устройство самосто тельно обнаруживает вышедшую из стро  сек цию и подключает вместо нее резерв ную. На фиг. 1 изображена схема устройства; на фиг. 2 - схема операционной секции} на фиг. 3 - схема секции микропрограммного управлени ; на фиг. 4 - схема входного мультиплексора; на фиг. 5 - схема межсекционного мультиплексора; на фиг. 6 схема мультиплексора логических условий. Микропроцессор содержит блок 1 пам ти микрокоманд, регистр 2 микрокоманд , блок 3 микропрограммного управлени , операционный блок 4, мультиплексор 5 логических условий. Блок- микропрограммного управлени , включает группу секций б микропрограммного управлени , группу входных 7, группу выходных 8 и группу межсекционных 9 мультиплексоров. Операционный блок 4 содержит группу операционных секций 10, а также группы входных 11, выходных 12 и межсекционных 13 мультиплексоров . Кроме того, микропроцессор содержит дешифратор 14, счетчик 15, сдвиговый регистр 16, группу информационных входов 17, группу информационных выходов 18, вход 19 синхро-низации , вход 20 начальной установки и выход 21 неисправности. Операционна  секци  10 фиг. 2) содержит группу 22 регистров общего назначени , дешифратор 23 приемника результата, дешифратор 24 операций , накапливающий сдвиговый регистр 25, мультиплексор 26 операндов , сумматор 27, шестой блок 28 элементов И, первый блок 29 элементов ИЛИ, блок 30 элементов НЕ, первый 31, второй 32, третий 33, четвертый 34, п тый 35 блоки элементов И, второй 36 блок элементов ИЛИ. Секци  6 микропрограммного управлени  (фиг. 3) содержит регистр 37, суматор 38, второй 39 и первый 40 блоки элементов И, блок 41 элементов ИЛИ. Входной мультиплексор 7, схема которого показана на фиг. А, содержит первый 42 и второй 43 блоки элементов И, блок 44 элементов ИЛИ. Схема входного мультиплексора 11 и схемы выходных мультиплексоров 8 и 12 аналогичны схеме входного мультиплексора 7. Мел секционный мультиплексос У (фиг. 5) содержит первый 45 и второй 46 блоки элементов И, блок 47 элементов ИЛИ и блок 48 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Схема межсекционного мультиплексора 13 аналогична схеме межсекционного мультиплексора 9. Схемы первого и последнего межсекционного мультиплексоров 13 и первого межсекционного мультиплексора 9 аналогичны схеме входного мультиплексора 7. Мультиплексор 5 логических условий (фиг. б, содержит группу элемён тов Н 49, элемент ИЛИ 50 и дешифратор 51. Схема мультиплексора 26 оцерандо аналогична схеме мультиплексора 5 логических условий, только вместо элементов И и ИЛИ используютс  блок элементов И и ИЛИ. Микропроцессор работает следующим образом. . . На вход 20 устройства подаетс  сигнал начальной ус.тановки, по кото рому сдвиговый регистр 16 устанавли ваетс  в единичное состо ние, а регистр 37 и счетчик 15 устанавлива ютс  в ноль. По единичному значению сигналов с выхода сдвигового регист ра 16 фиксируетс  следующа  конфигураци  .устройства. Выходные мультиплексоры 8 и 12 подключают на группу выходов 18 устройства и на выходы блока 3 микропрограммного управлени  сигналы.с выходов соответствующих секций 10 и 6. Межсекционные мультиплексоры 9 и 13 подключают последовательно сигналы с выходов призна.ков соответствующих секций 6 и 10 на входы признаков последующих секций. Первые межсекционные мультиплексоры 9 н 13 подключают на входы признаков вторых секций 6 и 10 сигналы с выходов, соответственно, мультиплексора 5 логических условий и регистра 2 микрокоманд. Входные мультиплексоры 7 и 11 подключают информационные коды на информационные входы соответствующих секций 6 и 10. При таком подключении первые сёк ции 6 и 10 не участвуют в работе ус ройства и выступают в роли резервны По адресу,, формируемому блоком 3 микропрограммного управлени , из блока 1 пам ти микрокоманд считываетс  соответствующа  микрокоманда. При поступлении сигнала синхрони зации на вход 19 устройства микроко манда заноситс  в регистр 2 микрокоманд . Адрес следующей микрокоманды формируетс  по адресной части текущей микрокоманды, поступающей с адресных выходов регистра 2 микро команд через группу входных мультиплексоров 7 на информационные входы секции 6. Битом управлени , микрокоманд , поступающим с первого информационного выхода регистра 2, на первый управл ющий вход секций 6 задаетс  тип перехода. Если задаетс безусловный переход (бит управлени  равен нулю, то открываетс  блок элементов И 40 и адрес следующей ми рокоманды формируетс  непосредствен но из адресной части текущей микрокоманды . В случае, если задаетс  условный переход (бит управлени  равен единице), блок элементов И 40 закрываетс , а блок элементов И ЗУ открываетс . Адрес следующей микрокоманды при этом модифицируетс  в зависимости от значени  сигнала, поступающего на вход переноса сумматора 38. На вход переноса сумматора 38 на второй секции 6 поступает через межсекционный мультиплексор 9 сигнал услови  с выхода мультиплексора 5 логических условий. При равенстве сигнала услови  единице во второй секции 6 к значению адресной части микрокоманды сумматор 38 прибавл ет единицу. Если при этом возникает переполнение сумматора 38, сигнал с выхода переноса сумматора 38 передаетс  к следующей секции 6. Условие , по которому выполн етс  условный переход, определ етс  номером, поступающим с третьего информационного выхода регистра 2 микрокоманд на управл ющий вход мультиплексора 5 логических условий. В зависимости от знамени  номера дешифратор 51 вырабатывает единичный сигнал на одном .из своих выходов, в результате чего сигнал соответствующего услови  передаетс  через элементы И 49 и ИЛИ 50 на выход мультиплексора 5 логических условий. Операционный блок 4 выполн ет различные арифметико-логические и сдвиговые операции в зависимости от значени  операционной.части микрокоманды , поступающей с второй группы выходов регистра 2 микрокоманд на группу входов кода микроопераций секций 10. Операционна  часть микрокоманды содержит три пол : поле операций , поле операнда и поле приемника результата. В операционной секции 10 операции выполн ютс  над двум  операндами, один из которых находитс  в накапливающем сдвиговом регист ре 25, а второй поступает с выхода мультиплексора 26 операндов. Выбор второго операнда мультиплексор 26 операндов производит в соответствии со значением пол  операнда операционной части микрокоманды. На выходах сумматора 27 и блоков элементов И 28, ИЛИ 29 и НЕ 30 формируетс  значение результата соответствующей операции. В зависимости от значени  пол  операций на одном из выходов дешифратора 24 операций вырабатываетс  единичный сигнал, по которому результат соответствующей операции передаетс  через один из блоков 31, 32, 33, 34 и 35 элементов И и блок 36 элементов ИЛИ на инфорйЗ ционные входы регистров 22 и накапливающего сдвигового регистра 25. По сигналу синхронизации на входе 19 устройства дешифратор 23 приемника результата вырабатывает единичный сигнал на одном из своих выходов в зависимости от значени  кодав

полейриемника результата. По этому сигналу результат операции заноситс в сортветствуюодий приемник. Сдвигова  операци  задаетс  единичным сигналом , поступающим с первого выхода дешифратора 24 операций на управл ющий вход накапливающего сдвиго-вого регистра 25. Входной сдвиг и входной перенос задаютс  в поле микрокоманды. Значение этого пол  вьщаетс  со второго информационного выхода регистра 2 микрокоманд.

В процессе работы устройства по ходу выполнени  основной программы операционный блок 4 в характерных точках микропрограммы производит вычисление контрольной суммы (например , путем циклического сложени  определенного кода) и сохран ет ее в одном из регистров 22. вопределенной точке микропрограммы операционный блок 4 выдает код контрольной суммы на свой выход 18. При этом бит управлени , поступающий с четвертого информационного выхода регистра 2 микрокоманд на управл ющий вход дешифратора 14, имеет единичное значение. При соответствии кода контрольной суммы заданному значению на выходе дешифратора 14 вырабатываетс  единичный сигнал, по которому счетчик 15 устанавливаетс  в нуль. После этого pa6oTfi устройства продолжаетс  аналогично описанной , а счетчик 15 продолжает счет по сигналам синхронизации с нулевог значени .

Если по какой-то причине (неправильное вычисление контрольной сумм несовпадение момента выдачи контрол ной суммы с битом стробировани  дешифратора 14 и др.) счетчик 15 не устанавливаетс  в ноль, это свидетельствует о сбойной ситуации в работе микропроцессора. Одной из наиболее веро тных.причин сбойной ситу ции может быть выход из стро  одной из микропроцессорных секций б или 1 В результате сбо  содержимое счетчика 15 переполн етс , и на его выходе переполнени  вырабатываетс  единичный сигнал. По этому сигналу производитс  сдвиг на один разр д содержимого сдвигового регистра 16, в результате чего значение младшего разр да сдвигового регистра 16 принимает нулевое значение. Кроме того, сигналом с выхода переполнени  счетчика 15 устанавливаетс  в ноль регистр 37. В результате изменени  кода на выходе сдвигового регистра 16 измен етс  конфигураци  устройства. По нулевому сигналу с выхода младшего разр да сдвигового регистра 16 первый выходной мультиплексор 8 подключает на выход блока 3 микропрограг 1много управлени  сигнал с выхода первой (резервной) секции б. Аналогично первый межсекционный мультиплексор 9 передает на вход признаков второй секции б сигнал с выхода признаков первой секции б. Кроме того, сигнал с выхода признаков первой секции б подключает второй межсекционный мультиплексор 9 на вход признаков третьей секции б. В результате указанных переключений вместо второй секции

6в работу вступает перва  секци  б, и микропроцессор начинает работу с исходной точки.

Если в результате такой переконфигурации устройства сбойна  ситуаци  не устран етс , аналогично по сигналу с выхода переноса счетчика. 15 производитс  еще один сдвиг содержимого сдвигового регистра 16. В результате этого второй выходной мультиплексор 8 подключает на свой выход сигнал с выхода второй секции б, первый входной мультиплексор

7подключает на информационный вход второй секции б часть информацион-ного кода, соответствующего третьей секции. Второй и третий межсекционные мультиплексоры 9 подключают на входы признаков соответствующих секций б сигнал с выхода признаков второй секции б. Вследствие указанных переключений перва  секци  б

. оказываетс  подключенной вместо второй , а втора  - вместо третьей. Треть  секци  б оказываетс  выключенной из работы.

Аналогичные переключени  продол .жаютс  до тех пор, пока вышедша  из стро  секци  не окажетс  выключенной из работы и сбойна  ситуаци  устранитс . В случае, если переключение секций б не дает .необходимого результата, начинаетс  переключение секций 10.

Если в результате полного перебора всей секций сбойна  ситуаци  не устран етс , на выход неисправности 21 устройства поступает сигнал с выхода сдвига сдвигового .регистра

0 16. Наличие этого сигнала свидетельствует о неработоспособности устройства по причине либо не св занной с выходом из стро  одной из микропроцессорных секций, либо при выходе из стро  нескольких микропроцессорных секций.

Таким образом, предлагаемый секционный микропроцессор сохран ет работоспособность при -выходе из стро  одной из его секций, тем самым облада  большей надежностью по сравнению с известным.

.

.В

Claims (3)

1. СЕКЦИОННЫЙ МИКРОПРОЦЕССОР, содержащий блок памяти микрокоманд, регистр микрокоманд, мультиплексор логических условий, операционный блок, состоящий из и -операционных секций (n J 2), блок микропрограммного управления, состоящий из П секций микропрограммного управления, первый управляющий вход каждой из которых соединен с первым информационным выходом регистра микрокоманд, вход синхронизации которого соединен с входами синхронизации операционных секций, секций микропрограммного управления и с входом синхронизации микропроцессора, информационные входы первой и

И —й секций микропрограммного управления соединены соответственно с первым и ( η-1)—м выходами первой группы информационных выходов регистра микрокоманд, информационные входы первой и и -й операционных секций соединены соответственно с первым и ( η-1)-м входами группы информационных входов микропроцессора, входы признаков первой секции микропрограммного управления и первой операционной секции соединены соответственно с выходом мультиплексора логических условий и с вторым информационным выходом регистра мик рокоманд, вторая группа информационных выходов которого соединена с ' группами входов кода микроопераций операционных секций, управляющий вход мультиплексора логических условий соединен с третьим информационным выходом регистра микрокоманд, группа информационных входов которого соединена с группой информационных выходов блока памяти микрокоманд, вход начальной установки микропроцессора соединен с вторыми управляющими входами секций·микропрограммного управления, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности . в него введены_ дешифратор, счетчик и сдвиговый регистр, в операционный блок введены (fl —1) выходных мультиплексоров, η межсекционных мультиплексоров и (ц -2) входных мультиплексоров, а в блок микропрограммного управления введены (η-l) выходных мультиплексоров, (й -1) межсекционных мультиплексоров и ( h-2) входных мультиплексоров, причем выходы выходных мультиплексоров операционного блока соединены с информационными выходами микропроцессора и с входами дешифратора, управляющий вход которого соединен с четвертым информационным выходом регистра микрокоманд, первый информационный вход каждого

4 -го (4 - 1,2, . . .Ди -2) выходного ; мультиплексора операционного блока I соединен с вторым информационным вхо¹ дом (ί +1)-го выходного мультиплексора операционного блока и с информационным выходом (<+1)-й операционной секции, второй информационный вход первого выходного мультиплексора операционного блока соединен с информационным выходом первой операционной секции, первый информационный вход ( ή -1) -го выходного мультиплексора операционного блока соединен с информационным выходом Й -й

SU ,„.1062711 операционной секции, управляющий вход каждого j -го (j т2,3, . ..,

П -2) выходного мультиплексора операционного блока соединен с j -м выходом первой группы η информационных выходов сдвигового регистра, с первым управляющим входом (j +1)-го межсекционного, мультиплексора операционного блока, с вторым управляющим входом j -го межсекционного мультиплексора операционного блока и с управляющим входом (j -1)-го входного мультиплексора операционного блока, управляющий вход первого выходного мультиплексора операционного блока соединен с управляющим входом первого и с первым' управляющим входом второго межсекционных мультиплексоров операционного блока и с первым выходом первой группы П информационных выходов сдвигового регистра, управляющий вход (п -1]-го выходного мультиплексора операционного блока соединен с вторым управляющим входом (|ί-·1] ·-γο межсекционного мультиплексора операционного блока, с управляющим входом ( и-2]-го входного мультиплексора операционного блока и с (η-1)—м выходом первой группы информационных выходов регистра сДвига, (1 —й выход первой группы н информационных выходов которого соединен с управляющим входом И -го межсекционного мультиплексора операци-J онного блока, первый информационный вход каждого i -го и второй информационный вход каждого { ί +1)-го межсекционных мультиплексоров операционного блока соединен с выходом признаков < —й операционной секции, второй информационный вход первого межсекционного мультиплексора операционного блока соединен с входом признаков первой операционной секции,. первый информационный вход , η -го межсекционного мультиплексора операционного блока соединен с выходом признаков и —й операционной секции, выход каждого к-го ( к - 1,2,..., Π -1) межсекционного мультиплексора операционного блока соединен с входом признаков (к +1)-й операционной секции, выход ti -го межсекционного мультиплексора операционного блока соединен с информационным входом мультиплексора логических условий, выход каждого ι -го входного мультиплексора операционного блока соединен с информационным входом +1)—й операционной секции, первый информационный вход каждого ш -го 1,2,..., и —3} и второй информационный вход каждого ( m+1)-го входных мультиплексоров операционного блока соединены с (ш+1)-м входом группы информационных входов микпропроцессора, второй информацион ный вход первого и первый информационный вход (п-2)-го входных мультиплексоров операционного блока соединены соответственно с вторым и с (h-l)-M входами группы информационных входов микропроцессора, выходы выходных мультиплексоров блока микропрограммного управления соединены с адресными входами блока памяти микрокоманд, первый информаци-. онный вход каждого < -го и второй информационный вход каждого (i +1)-го выходных мультиплексоров блока микропрограммного управления соединены с информационным выходом (<+1)~й секции микропрограммного управления, второй информационный вход первого выходного мультиплексора блока микропрограммного управления соединен с информационным выходом первой секции микропрограммного управления, первый информационный вход (и-1)-го выходного мультиплексора блока микропрограммного управления соединен с информационным выходом П -й секции микропрограммного управления, управляющий вход каждого j -гО выходного мультиплексора блока микропрограммного управления соединен с j -м выходом второй группы ( η -1) информационных выходов сдвигового регистра, с первым управляющим входом (j + ()-го межсекционного мультиплексора блока микропрограммного управления, со вторым управляющим входом j -го межсекционного мультиплексора блока микропрограммного управления и с управляющим входом (j -1)-го входного мультиплексора блока микропрограммного управления, управляющий вход первого выходного мультиплексора блока микропрограммного управления соединен с управляющим входом первого и с первым управляющим входом второго межсекционнызс мультиплексоров блока микропрограммного управления и с первым выходом второй группы ( η-1) информационных выходов сдвигового регистра, управляющий вход (n-l)-ro выходного мультиплексора блока микропрограммного управления соединен с вторым управляющим входом, (n-l)-ro межсекционного мультиплексора блока микропрограммного управления, с управляющим входом (ц-2).-го входного мультиплексора блока микропрограммного управления и с (η-l)-м выходом второй группы (η-1) информационных выходов сдвигового регистра, первый информационный вход , i -го и второй информационный вход (<+1)-го межсекционного мультиплексоров блока микропрограммного управления соединены с выходом признаков а -Й секции микропрограммного управления, второй информационный вход первого и первый информационный вход (ti-lj'-ro межсекционных мультиплексоров блока микропрограммного управления соединены соответственно с входом признаков первой секции микропрограммного управления и с выходом признаков (п-1)-й секции микропрограммного управления, выход К -го межсекционного мультиплексора блока микропрограммного управления соединен с входом признака [к+1)-й секции микропрограммного управления, выход каждого < -го входного мультиплексора блока микропрограммного управления соединен с информационным входом (( +1)-й секции микропрограммного управления, первый информационный вход каждого М -го и второй информационный вход каждого (т+1)-го входных мультиплексоров блока микропрограммного управления соединены с (т+1)-м входом первой группы информационных выходов регистра микрокоманд, второй информационный первого и первый информационный входы (и~2]-го входных мультиплексоров блока микропрограммного управления соединены соответственно с вторым и с (п -1)-м входами первой группы информационных ___ 'выходов регистра микрокоманд, выход дешифратора соединен с входом сброса счетчика, установочный вход которого соединен с входом начальной установки микропроцессора и с установочным входом сдвигового регистра, вход синхронизации которого соеди-* нен с третьими управляющими входами секций микропрограммного управления и с выходом переполнения счетчика, счетный вход которого соединен с входом синхронизаций микропроцессора, вход управления сдвигом и выход старшего разряда сдвигового регистра подключены соответственно к шине нулевого .потенциала и к выходу неисправности микропроцессора.

2. Микропроцессор по π. 1, отличающийся тем, что, операционная секция состоит из дешифратора приемника результата, группы регистров общего назначения, мультиплексора операндов, сумматора, первого и второго блоков элементов ИЛИ, блока элементов НЕ, Первого, второго, третьего, четвертого, пятого и шестого блоков элементов И, дешифратора операций, накапливающего сдвигового регистра, информационный вход которого соединен с информационными входами группы регистров общего назначения и с выходом второго блока элементов ИЛИ, входы которого соединены соответственно с выходами первого, второго, третьего, четвертого и пятого блоков элементов И, первые входы которых соединены соответственно с первым, вторым, третьим, четвертым и пятым выходами дешифратора операций, шестой выход которого соединен с управляющим входом накапливающего сдвигового регистра, вход синхронизации которого, соединен с первым выходом дешифратора приемника результата, остальные выходы которого соединены с входами записи группы регистров общего назначения, группа, информационных выходов которых соединена с группой информационных входов мультиплексора операндов, выход которого соединен с первым информационным входом сумматора, с первыми входами шестого блока элементов И и первого блока элементов ИЛИ, вторые входы первого блока элементов ИЛИ, пятого и шестого блоков элементов И, второй информационный вход сумматора, вход блока элементов НЕ и информационный вход накапливающего сдвигового регистра соединены с информационным входом операционной секции, вход переноса сумматора и вход сдвига накапливающего сдвигового регистра соединены с входом признаков операционной .секции, выход сумматора.соединен с вторым входом первого блока элементов И, выход шестого блока элементов И соединен с вторым входом второго блока элементов И, выход первого блока элементов ИЛИ соединен с вторым входом третьего блока элементов И, выход блока элементов НЕ соединен с вторым входом четвертого блока элементов И, вход дешифратора операций, управляющий вход мультиплексора операндов, вход дешифратора приемника' результата соединены соответственно с входами группы входов кода микроопераций операционной секции, информационный вход мультиплексора операндов соединен с информационным входом процессорной секции, управляющий вход дешифратора приемника результата соединен с входом синхронизации процессорной секции, выход переноса сумматора и выход старшего разряда накапливающего сдвигового регистра соединены с выходом признаков операционной секции.

3. Микропроцессор по π. 1, отличающийся тем, что секция микропрограммного управлейия состоит из регистра, блока элементов ИЛИ, первого и второго блоков элементов И, сумматора, выход которого соединен с первым входом первого блока элементов И, второй вход которого соединен с нулевым входом второго блока элементов И и с первым управляющим входом секции, первый вход сумматора подключен к шине нулевого потенциала, второй вход сумматора соединен с информа·. ционным входом секции и с единичным входом второго блока элементов И, выход которого подключен к первому входу блока элементов ИЛИ, второй вход которого соединен с выходом первого блока элементов И, выход блока элементов ИЛИ соединен с информационным входом регистра, выход которого соединен с информационным выходом секции, вход установки в единицу, вход установки в ноль и вход синхронизации регистра соединены соответственно с вторым управляющим входом, с третьим управляющим входом и с входом синхронизации секции, вход и выход переноса сумматора соединены соответственно с входом и . выходом признаков секции.