SU1130865A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU1130865A1 SU1130865A1 SU833647732A SU3647732A SU1130865A1 SU 1130865 A1 SU1130865 A1 SU 1130865A1 SU 833647732 A SU833647732 A SU 833647732A SU 3647732 A SU3647732 A SU 3647732A SU 1130865 A1 SU1130865 A1 SU 1130865A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- address
- code
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
МИКРОПРОГРАММНОЕ УСТРОЙСТВО. УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, триггер пуска, генератор тактовых импульсов, коммутатор адреса, мультиплексор и первый элемент И, причем вход пуска устройства соединен с единичным входом триггера пуска, единичный выход которого соединен с входом генератора тактовых импульсов, первый выход, генератора тактовых импульсов соединен с первым входом первого элемента И, выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с входом блока пам ти микрокоманд, вход логических условий устройства соединен с первым информати онным входом мультиплексора, выход которого и первый выход блока пам ти микрокоманд соединены с первым информационным входом коммутатора адреса, второй выход блока пам ти микрокоманд соединен с информаци онным входом регистра микрокоманд, выход которого вл етс информационным выходом устройства, о т л ичающеес тем, что, с целью рас1Ш1рени области применени устройства , в него введены регистр кода опера1Д1й, регистр контрол , счетчик, формирователь адреса первой микрокоманды , преобразователь кода операций в код числа команд,блок элементов И, второй и третий элементы И-НЕ,элемент ИЛИ-НЕ, элемент ИЛИ,элемент И-НЕ и элемент задержки, причем вход кода операции устройства соединен с информационным входом регистра кода операi ции, выход которого соединен с вхо (Л дами формировател адреса первой микрокоманды и преобразовател кода операции в код числа команд, выход формировател адреса первой микрокоманды соединен с вторим информационным входом коммутатора адреса, третий выход блока пам ти микрокоманд соединен с вторым информационсо о эо ным входом мультиплексора, четвертый выход блока пам ти микрокоманд соединен с информационными входами ре9 У1 гистра контрол и с первым входом блока элементов И, выходы регистра контрол соединены с соответствующими входами элемента И-НЕ, выход блока элементов И соединен с управл ющим входом мультиплексора, выход преобразовател кода операции в код числа команд соединен с информационным входом счетчика, выходы которого соединены с соответствующими входами элемента ИЛИ-НЕ, выход элемента ИЛИНЕ соединен с управл ющими входами .коммутатора адреса и вторым входом
Description
первого элемента И, выход которого соединен с входом синхронизации счетчика и первым входом второго элемента И, первьй управл ющий выход регистра микрокоманд соединен с вторым входом блока элементов И, третьим входом первого элемента И и первым входом третьего элемента И, выход которого соединен со счетным входом счетчика и входом синхронизации регистра контрол , второй управл кищй выход регистра микрокоманд соединен с входом синхронизации регистра кода операций, а третий управл ющий выход регистра микрокоманд соединен с первым входом элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, выход элемента И-НЕ соединен с вторым входом второго элемента И, выход которого соединен с вторым входом элемента ИЛИ и вл етс выходом ошибки устройства, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра адреса, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд и через элемент задержки с вторым, входом третьего элемента И.
1 .
Изобретение относитс к цифровой вычислительной технике и может быть использовано при проектировании микропрограммных управл ницих устройств дл ЭВМ и вычислительных систем.
Известно микропрограммное .устройство управлени с контролем, содержащее блок пам ти микрокоманд, регистр адреса, буферный регистр, схему сравнени , элементы И, ИЛИ 1.
Недостатком указанного устройства вл ютс его низкие функциональные возможности, обусловленные отсутствием контрол правильности работы устройства при реализации микропрограмм .
Известно микропрограммное устройство управлени с контролем, содержащее блок пам ти микрокоманд, регистр адреса микрокоманд, реги.стр адреса, буферный регистр, схемы сравнени , элементы И, ИЛИ 12.
Недостатком указанного устройства вл ютс низкое быстродействие, обусловленное неэффективным использо ванием рабочего времени устройства.
Наиболее близким к предлагаемому изобретению по технической сущности вл етс микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистры адреса и микрокоманд, триггер пуска, генератор .тактовых импульсов, коммутатор адреса, мультиплексор -и элемент И, причем вход пуска устройства соедииен с единичным входом триггера пуска , единичный выход которого соединен с входом генератора тактовых импульсов, первый выход генератора тактовых импульсов соединен с первьш входом первого элемента И; выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с входом блока пам ти микрокоманд; вход логических условий устройства соединен с первым информационным входом мультиплексора , выход которого совместно с первым выходом блока пам ти микрокоманд соединей с первым информационным входом коммутатора адреса ; второй выход блока пам ти ми1 рокоманд соединен с информационным входом регистра микрокоманд, информационный выход которого соединен с информационным выходом устрЪйства 33.
Недостатком данного устройства вл етс узка область применени , вызванна невозможностью реализации составных команд. Это обусловлено тем, что после вьтолнени микропрограммы , интерпретирующей команду процессора вычислительной машины,
л определени кода очередной микророграммы необходимо обращение к основной оперативной пам ти процессора. При такой организации работы устойства после реализации последней икропрограммы текущей микропрограмы дл определени адреса первой микрокоманды очередной микропрограммы необходимо обращение к основной оперативной пам ти процессора дл определени кода- операции. Таким образом , существенно снижаетс быстродействие процессора, в котором используетс устройство за счет того, ч.то оно вс кий раз после выполнени микропрограммы находитс в режиме ожидани до момента поступлени кода операции. В известном устройстве также отсутствует организаци контрол ттрат вильности его функционировани . Это обуславливает низкую достоверность его функционировани , значительно ограничивает его функциональные возможности и область применени . Таким образом, невозможность реализации составных команд, временные задержки в работе микропрограммного устройства управлени , обусловленные необходимостью ожидани поступлени кода операции на вход устройства и отсутствие контрол правильности его функционировани значительно ограничивают функциональные возможности и сужают область применени устройст ва. Целью изобретени вл етс расширение области применени устройства путем обеспечени микропрограммной реализации составных команд и органи зации контрол их выполнени . Поставленна цель достигаетс тем что микропрограммное устройство управлени , содержащее блок пам ти ь крокоманд, регистр адреса, регистр микрокоманд, триггер пуска, генерато тактовых импульсов, коммутатор адреса , мультиплексор и первый элемент И, причем вход пуска устройства соединен с единичным входом триггера пуска, единичный выход которого соединен с входом генератора тактовых импульсов, первый выход генератора тактовых импульсов соединен-с первым входом первого элемента И, выхсд ком мутатора адреса соединен с информаци онным входом регистра адреса, выход которого соединен с входом блока пам ти микрокоманд, вход логических условий устройства соединен с первым информационным входом мультиплексора выход которого и первый выход блока пам ти микрокоманд соединены с первым информационным входом коммутато ра адреса, второй выход блока пам ти микрокоманд соединен с информационным входом регистра микрокоманд, ийформационный выход которого вл етс информационным выходом устройства, дополнительно введены регистр кода операций, регистр контрол , счетчик, формирователь адреса первой микрокоманды , преобразователь кода операции в код числа команд, блок элементов И, второй и третий элементы И, элемент ИЛИ-НЕ, элемент ИЛИ, элемент ИНЁ и элемент задержки, причем вход кода операции устройства соединен с информационным входом регистра кода операции, выход которого соединен с входами формировател адреса первой микрокоманды и преобразовател кода операции в код числа команд, выход формировател адреса первой микрокоманды соединен с вторым информационным входом коммутатора адреса, третий выход блока пам ти микрокоманд соединен с вторым информационным входом мультиплексора, четвертьй выход блока пам ти микрокоманд соединен с информационными входами регистра контрол и с первым входом блока элементов И, выкоды регистра контрол соединены с соответствующими входами элемента И-НЕ, выход блока элементов И соединен с управл ющим входом мультиплексора, выход преобразовател кода операции в код числа команд соединен с информационным входом счетчика, выходы которого соединены с соответствующими входами элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ соединен с управл ющими входами коммутатора адреса и вторым входом первого элемента И, выход которого соединен с входом синхронизации счетчика и nepBbiM входом второго элемента И, первый управл ющий выход регистра микрокоманд соединен с вторым входом блока элементов И, третьим входом первого элемента И и первым входом третьего элемента И, выход которого соединен со счетным входом счетчика и входом синхронизации регистра контрол , второй управл ющий выход регистра микрокоманд соединен с входом синхронизации регистра кода операций , а третий управл ющий выход регистра микрокоманд соединен с первым входом элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, выход элемента И-НЕ соединен с вторым входом второго элемента И, выход которого соединен с вто- рым входом элемента ИЛИ и вл етс выходом ошибки устройства, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра адреса, второй выход генерато ра тактовьпс импульсов соединен с входом синхронизации регистра микрокоманд и через элемент задержки с вторым входом третьего элемента И Сущность изобретени состоит в расширении области применени устройства путем выполнени Ьоставных команд на основе микропрограммной реализации переходов между командами за счет записи очередного кода операции в адресном поле последней микрокоманды текущей микропрограммы; организации контрол составных команд путемсложени контрольных признаков, записанных в свободных пол х логических условий последних микрокоманд в микропрограммах. В процессе реализации микропрограммным устройством управлени сос тавных команд в адресном поле послед ней микрокоманды записываетс код, соответствующий адресу первой микро команды очередной микропрограммы. Если реализуетс составна команда, содержаща четыре микропрограммы, т в последних микрокомандах первойтрет .ьей микропрограмм будут записаны коды, соответствующие адресам первых микрокоманд второй-четвертой микропрограмм соответственно В поле логических условий послед ней микрокоманды первой микропрогра мы будет записан код К, в соответствующем поле последней микрокоманды второй микропрограммы будет записан код К, в соответствующем поле последней микрокоманды третьей микропрограммы будет записан код К, а в поле логических условий последней микрокоманды четвертой микропрограм мы будет записан код К. Правильность вьшолнени составной команды определ етс путем сложени на моду лю два контрольных кодов посл окончани вьтолнени последней микрокоманды последней микропрограммы. Следовательно, использование ест ственной избыточности форматов микрокоманд позвол ет при реализации составных команд осуществл ть переход на микропрограммном уровне мезкд образующими их элементарными командами и организовать koHTponb правильности реализации команд, что и повьштает быстродействие процессора , в котором используетс устройство и достоверность его функционировани и тем самым способствует расширению области его применени . Сущность изобретени реализуетс путем введени следующих элементов и св зей. Введение регистра кода операции и обусловленных им св зей необходимо дл записи кода операции и его хранени . Введение регистра контрол и обусловленных им св зей необходимо дл организации контрол правильности реализации составных команд пугем суммировани по модулю контрольных признаков. Введение счетчика и обусловленных им св зей необходимо дл организа ции счета реализованных элементар- ных команд, образующих составную команду. Введение формировател адреса первой микрокоманды и обусловленных им св зей необходимо дл формировани адреса первой микрокоманды реализуемой микропрограммы по коду ongрации . Введение преобразовател кода операции в код числа команд и обусловленных им св зей необходимо дл формировани кода числа элементарных команд , реализуемых устройством по соответствующему коду операции, Введение блока элементов И и обусловленных им св зей необходимо дл управлени передачей в мультиплексор кода провер емых логических условий при реализации микрокоманд условных переходов. Введение второго элемента И и условленных им св зей необходимо дл формировани сигнала прерывани работы устройства в случае возникровени сбо или ошибки. Введение третьего элемента И и обусловленных им св зей необходимо дл формировани сигналов в управлении работой регистра контрол и импульсов счета числа реализованных элементарных команд. Введение элемента И-НЕ и обусловленньпс им св зей необходимо дл формировани сигнала ошибки при значении кода, записанного в регистр контрол не равном нулю. Введение элемента ИЛИ и обусловленных им св зей необходимо дл формировани сигнала прекращени работы устройства при возникновении сбо , а также по. сигналу конца работы реги стра микрокоманд. Введение элемента ИЛИ-НЕ и обусловленных им св зей необходимо дл формировани сигнала управлени коммутатором адреса дл записи кода ад реса очередной микрокоманды в регист адреса, а также сигнала, разрешающего запись кода числа элементарных команд в счетчик. Таким образом, благодар введению новых элементов и св зей микропрограммное устройство управлени обеспечивает более высокое быстродействие и достоверность функционировани процессора, что в значительной степе ни расшир ет его функциональные возможности и область применени . На фиг. 1 представлена функциональна схема микропрограммного уст . ройства управлени : на фиг. 2 - вре менна диаграмма его работы. Микропрограммное устройство управ лени (фиг. 1) содержит блок 1 пам ти микрокоманд, счетчик 2, регистр 3 кода операции, регистр А адреса, регистр 5 микрокоманд, регистр 6 контрол , формирователь 7 ад реса первой микрокоманды, преоб(разователь 8 кода операции в код числа команд, мультиплексор 9, коммутатор 10 адреса, триггер 11 пуска, ге нератор 12 тактовых импульсов, первый элемент И 13, третий элемент И 14, второй, элемент И 15, блок 16 элементов И, элемент И-НЕ 1 элемент ИЛИ-НЕ 18, элемент ИЛИ 19, элемент 20 задержки, вход 21 кода операции устройства, вход 22 логических условий устройства, выход 23 устройства микрокоманд устройства, первый управл ющий выход (конца команды ) 23.1 регистра 5 микрокоманд, второй управл ющий выход (занесени кода) операции 23.2 регистра 5 микрокоманд , третий управл ющий выход (конца работы) 23.3 регистра 5 микрокоманд , выход 24 пуска устройства первый выход (немодифицирующих разр дов кода адреса) 25 блока 1 пам ти микрокоманд, третий выход (модифицируемых разр дов кода адреса) 26 блока 1 пам ти микрокоманд, четвертый выход (кода логических усло1 5 8 вий) 27 блока 1 пам ти микрокоманд, второй выход (микроопераций) 28 блока 1 пам ти микрокоманд, выход 29 ошибки устройства. Назначение основных элементов микропрограммного устройства управлени (фиг. 1) состоит в следующем. Блок 1 пам ти микрокоманд предназначен дл хранени микропрограмм, реализуемых устройством. Счетчик 2 предназначен дл записи и подсчета числа реализованных микропрограмм . Запись кода числа микропрограмм осуществл етс по заднему фронту импульса синхронизации. Вычитание 1 из содержимого счетчика осуществл етс также по заднему фронту импульса счета. Регистр 3 кода операции предназначен дл записи и хранени кода опё|рации . Запись кода операции осуществл етс по переднему фронту синхроимпульса . Регистр 4 адреса предназначен дл хранени адреса очередной микрокоманды . Запись следующего адреса в регистр 4 адреса осуществл етс по заднему фронту первого тактового импульса, формируемого генератором 12 тактовых импульсов. Регистр 5 микрокоманд предназначен дл приема, хранени и вьщачи микрокоманд с пол ми: информационным (микроопераций); управл ющими; метки конца команды, занесени кода операций , конца работы устройства. В информационном поле записываютс коды микроопераций реализуемых микрокоманд; в поле метки Концы команды последней микрокоманды калздой микропрограммы записываетс 1. Дл остальных команд значение этого разр да равно О. В поле метки Запись кода операции записываетс единичный сигнал последней микрокоманде последней микропрограммы составной или элементарной команды. Дл остальных микрокоманд значение этого раз- ; р да равно О. В поле метки Конец работы устройства записываетс единичное значение в той микрокоманде, после реализации которой необходимо прервать (закончить) работу устройства . Дл остальных микрокоманд значение этого разр да равно О. Регистр 6 контрол выполнен на Ттриггерах и предназначен дл организации контрол правильности функционировани устройства путем суммировани по модулю дл контрольных признаков , поступающих с выхода логических условий 27 блока 1 пам ти микрокоманд . Суммирование осуществл етс по заднему фронту импульса счета числа реализованных микропрограмм.
Формирователь 7 адреса первой микрокоманды предназначен дл формировани кода адреса первой микрокоманды реализуемой микропрограммы по коду операции, преобразователь 8 кода операции в код числа команд предназначен дл формировани кода числа реализуемых микропрограмм в соотвётствии с кодом операции.
Рассмотрим на конкретном примере алгоритмы функционировани формировател 7 и преобразовател 8, т.е. алгоритмы формировани кодов адресов первых микрокоманд и кодов чисел реализуемых микропрограмм.
Предположим, что всю совокупность команд процессора, которую необходимо реализовать, можно представить следующим образом
K Kf UKf3UKf UK ,
где К - Составна команда К, котора реализуетс устройством в соответствии с ука занной последовательностью Кг - составна команда - составна команда Kg Kg; К, - элементарна команда процессора , соответсвующа команде процессора (команда К может совпадать с любой из элементарных команд К -Kg) .
Пусть составной команде соответствует код операции 001; составной команде К - код операции СЮ; составной команде К - код опера-р ции 011, а элементарной команде соответствует код операции 100.
В соответствии с кодом операции формирователь 7 формирует код адреса первой микрокоманды первой микропрограммы в реализуемой составной (элементарной ) команде.
Формирователь 7 реализует систему булевых функций, состо щую из управлений , каждое из которых описывает соответствующий выход формировател и представл етс в виде дизъюнктивной нормапьной формь. Число уравнений в системе определ етс разр дностью адреса микрокоманд. Пусть разр дность адреса равна 4 и выбран следующий вариаат кодировани начальных адресов. При поступлении кода операции 001, соответствующего составной команде К, на выходе матрицы сформируетс код 0001; при поступлении кода операции, соответствующего составной команде , сформируетс код 0101; при поступлении кода операции 011, соответствующего составной команде Kj. сформируетс код 1000; при поступлении кода операции 100, соответствующего элементарной команде, сформируетс код 1010.
Тогда система управлений, реализуемых формирователем 7, будет иметь вид.
С,
3 .3
4 .X.1... .
где Ci.() i-ЯВыходна переменна фотзмйровател 7, соответствующа i-му разр ду кода адреса; xj() - j- входна перемен на .соответствующа j-му разр ду кода операции.
В соответствии с данной системой управлений формирователь 7 может быть реализован на программируемой , логической матрице, имеющей три вхора х,Х2, Xj, четьфе выхода С , С, Сз. С4 .
Преобразователь 8 формирует код числа микропрограмм, интерпретирующих реализуемую процессором команду. Реализаци составной команды К требует выполнени четьгрех микропрограмм; реализаци составной команды К - трех микропрограмм; реализаци составной команды К - двух микропрограмм; реализаци элементарной команды к| потребует выполнени только одной микропрограммы. При поступлении навход преобразовател 8 кодов операций 001, 010, 011, 100, на выходе его будут сформированы коды числа микропрограмм 100, 011 010, 001 соответственно.
Система управлений, реализуемых преобразователем 8, имеет вид
С х Х2Хз;
, 7 У 3 7 ( И
всоответствии, с данной системой управлений преобразователь 8 может быть реализован на программируемой логической матрице, имеющей три входа х,,Х2, Xj, и три выхода С , и Cj,
Мультиплексор 9 предназначен дл модификации адреса микрокоманды, следующей за микрокомандой ветвлени Модификаци адреса осуществл етс путё.м изменени значени последнего разр да модифицируемых разр дов адреса . Дл этой цели на первый информационный вход с входа 21 устройства поступает код значений логических условий. На управл ющий вход мультиплексора 9 поступает код провер емых логических условий. На второй информационный вход мультиплексора 9 поступают значени миадшего модифициру мого разр да адреса. При значени х провер емых логических условий, рав ных О, изменени значений модифицируемых разр дов адреса не происхо дит. Адрес очередной микрокоманды определ етс значением кода адреса на первом 25 выходе блока 1 пам ти микрокоманд; В противном случае происходит модификаци адреса путем изменени с нул на единицу значени модифицируемого разр да адреса. Адрес очередной микрокоманды определ етс немодифицируемыми разр дами, поступающими с первого 25 выхода блока 1 пам ти микрокоманд, и модифицируемым разр дом, поступающим с выхода мультиплексора 9. Коммутатор 10 адреса предназначен дл организации записи адреса очередной микрокоманды. При реализа ции первой микрокоманды составных и элементарных команд код адреса постзгпает с выхода формировател 7 на второй информационный вход. Адре са всех остальных микрокоманд посту пают через первый информационный вход. Триггер 11 пуска предназначен дл управлени работой генератора 12 тактовых импульсов. Генератор 12 тактовых импульсов предназначен дл формировани синхроимпульсов. Синхр импульсы с первого выхода осуществл ют синхронизацию записи кода числ элементарных команд в счетчик 2 и записи кода адреса в регистр 4 адре са. Синхроимпульсы с его второго выхода осуществл ют синхронизацию
записи кода микрокоманд в регистр 5 микрокоманд.
Первьй элемент И 13 предназначен дл управлени синхровходом счетчика 2. Блок 16 элементов И предназна чен дл управлени подачей на мультй .плексор 9 кода провер емых логических условий.
Второй элемент И 15 предназначен дл формировани сигнала прерывани работы устройства при возникновении сбо или ошибки в процессе функционировани . Третий элемент И 14 предназначен дл управлени подачей импульсов на счетный (вычитающий) вход ,счетчика 2. Элемент И-НЕ 17 предназначен дл формировани сигнала ошибки работы устройства. Элемент ИЛИ 19 предназначен дл формировани сигнала обнулени триггера 11 пуска. Элемент ИПИ-НЕ 18 предназначен дл управлени работой коммутатора 10 адреса при записи информации в регистр 4 адреса и формировани сигнала разрешени на запись информации в счетчик 2. Элемент 20 задержки предназначен дл задержки синхроимпульса с второго выхода генератора 12 тактовых импульсов на врем tj, причем Tj больше времени переключени элементов пам ти регистра 5 микрокоманд . Вход 21 устройства вл етс входом кода операции, который опреде- л ет адрес первой микрокоманды. Микропрограммное устройство управлени функционирует следующим образом . В соответствии с кодом операции, поступающим на вход 21 устройства, осуществл етс запись кода адреса первой микрокоманды в регистр 4 адреса и кода числа микропрограмм в счетчик 2. Так, поступлении ,кода операции 001, соответствующего составной команде ,,, в регистр 4 адреса будет записан код 0001, соответствующий адресу первой микрокоманды первой из четырех реализуемых микропрограмм. В счетчике 2 будет записан код 100, соответствующий чис.у реализуемых микропрограмм. Запись информации в регистр 4 адреса и счетчик 2 осуществл етс одновременно по синхроимпульсам , поступаюпщм с первого выхода генератора 12 тактовых и тульсов . После считывани информации из блока 1 пам ти микрокоманд осуществ131 л етс ее запись в регистр 5 микрокоманд дл управлени работой процессора . Запись информации в регистр 5 микрокоманд осуществл етс по синхроимпульсам, поступающим с второго выхода генератора 12 такт вых импульсов. Адрес очередной микр команды с первого 25 выхода блока 1 пам ти микрокоманд через коммутатор 10 адреса записываетс в регистр 4 адреса дл дальнейшей реали зации цикла обработки микрокоманды. В случае необходимости перехода к адресу очередной микрокоманды по условному переходу в мультиплексоре 9 происходит модификаци младшег разр да адреса по коду провер емых условий и их значению. При нулевом значении провер емого логического услови адрес очередной микрокоманды полностью определ етс значени м немодифицируемых разр дов адреса. В случае единичного значени услови адрес очередной микрокоманды измен етс на единицу (в младшем ра р де). После записи последней микро ,команды первой микропрограммы в регис ,тр 5 мии:рокоманд происходит умень шение содержимого счетчика 2 на единицу и запись контрольного признака К в регистр 6 контрол . Поскольку реализуема команда К вл етс составной, адрес первой микрокоманды очередной микропрограммы через коммутатор 10 адреса записываетс в регистр 4 адреса с первого выхода блока 1 пам ти микрокоманд. После реализации второй микропрограммы также происходит изменение состо ни счетчика .2 и запись второго контроль ного признака К в регистр 6 конт;рол . После завершени считывани последней микрокоманды последней микропрограммы счетчик 2 обнул етс и происходит опрос значений инверсньк выходов регистра 6 контрол . При :нормальном функционировании устройства после выполнени последней элементарной команды регистр 6 должен быть обнулен и на выходе элемента И-НЕ 17 сигнал равен О. В случае возникновени сбо или отказа в процессе функционировани устройства сигналом блокировки происходит обнуление триггера 11 пуска и работа устройства в рабочем режиме будет запрещена. При отсутствии сбоев или отказов в работе устройст5 ва цикл реализации очередной команды по соответствующему коду операции будет повторен. В случае вьтолнени элементарной команды К, реализуемой одной микропрограммой , работа устройства будет аналогична описанной, однако после считывани последней микрокоманды микропрограммы в регистр 6 контрол будет занесен код, состо щий из одних нулей. Микропрограммное устройство управлени работает следующим образом. В исходном состо нии все элементы пам ти устройства (фиг. 1) наход тс в нулевом состо нии. На выходе 23.2 регистра 5 присутствует единичный сигнал. Код операции, соответствующий коду составной команды К и равный 001, поступает с входа 21 кода операции устройства на информационный вход регистр 3 кода операции. По разрешающему сигналу с второго 23.2 управл ющего выхода регистра 5 микрокоманд происходит запись кода операции в регистр 3. Формирователь 7 формирует код адреса 0001 первой микрокоманды первой микропрограммы. Код адреса поступает на второй информационный вход коммутатора 10 адреса, на управл ющий вход которого поступает сигнал 1 с выхода элемента ИЛИ-НЕ 18. Преобразователь 8 формирует код числа микропрограмм , которые будут реализованы в течение цикла выполнени команды Kf. По сигналу Пуск с входа-21 устройства триггер 11 пуска устанавливаетс в единичное состо ние и включает генератор 12 тактовых импульсов. Синхроимпульс с первого выхода генератора 12 тактовых импульсов поступает на синхровход регистра 4 адреса и по заднему его фронту осуществл efc запись кода адреса, поступившего на его информационный вход с выхода коммутатора 10 адреса. Кроме того, синхроимпульс с первого выхода генератора 12 тактовых импульсов поступает .на первый вход первого элемента И 13, второй и третий входы которого открыты единичными сигналами с выхода элемента ИЛИ-НЕ 18 и выхода 23.1 регистра 5 микрокоманд соответственно. На выходе первого элемента И 13 формируетс импульс , который поступает на синхровход счетчика 2 и по заднему его фронту осуществл етс запись информа ции, поступающей на его информационные входы с выхода преобразовател 8 После записи информации содержимое счетчика 2 стало отличным от нул и на выходе элемента ИЛИ-НЕ 18 по вл етс нулевой сигнал, который блокТнрует поступление информации по вто рому информационному входу коммутатора 10 адреса и разрешает ее прохождение по первому информационному; входу. Кроме того, этот сигнал закры вает первьй элемент И 13, запреща тем самым Формирование на его выхрде синхроимпульса залией и опроса состо ни регистра 6 контрол . После записи адреса первой микрокоманды в регистр 4 адреса происходит считывание соответствующей микро команды из блока 1 пам ти микрокоманд . Немодифицируемйе разр ды адреса очередной микрокоманды с первого его выхода 25 поступают на первый информационный вход коммутатора 10 адреса, который открыт управл ющим сигналом с выхода элемента И-НЕ 18. Модифицируемьй разр д адреса очередной микрокоманды поступает с тре тьего 26 выхода блока 1 пам ти микро команд на управл ющий вход мультиплексора 9. Если реализуема микрокоманда не вл етс микрокомандой условного .перехода, то поле логических условий вл етс свободным. Со вт орого выхода 28 блока 1 пам ти мик рокоманд код микрооперации;и управл ющие метки поступают на информационный вход регистра 5 микрокоманд. По заднему фронту синхроимпульса, по ступающего с второго выхода генерато ра 12 на синхровход регистра 5 микро команд происходит запись информации. Коды микроопераций поступают на выход 23 устройства. Нулевой сигнал с выхода 23.1 регистра 5 микрокоманд поступает на второй вход элемента И 13, управл ющий вход блока 16 элементов И и на первый вход элемента И 14, закрыва его. Синхроимпульс с второго выхода генератора 1.2 такто вых импульсов через элемент 20 задержки через врем Т поступит на второй вход элемента И 14. Изменени состо ни счетчика 2 не произойдет. По очередному импульсу с первого выхода генератора 12 тактовых импульсов произойдет запись кода ад- 1 5 реса второй микрокоманды в регистр 4 адреса, В дальнейшем работа устройства будет продолжатьс аналогично описанному. . . При записи последней микрокоманды первой микропрограммы значение сигнала на выходе 23.1 регистра 5 микрокоманд мен етс на противоположное. Единичный сигнал с этого выхода блокирует элемент И 16, открывает элемент И 14 и поступает на заблокированный нулевым сигналом с выхода элемента ИЛИ-НЕ 18 элемент И 13. Синхроимпульс со второго выхода генератора 12 тактовых импульсов через элемент 20 задержки поступает на первый вход открытого элемента И 14, на выходе которого формируетс импульс, поступакнций на счетный вычитающий. ; вход счетчика 2 на синхровход регистра 6 контрол , разреша запись контрольного кода, записанного в поле логических условий микрокоманды в регистр 6. В адресном поле считанной микрокоманды записан код адреса первой микрокоманды второй микропрограммы . В дальнейшем работа устройства будет аналогична описанной до момента считывани последней микрокоманды последней микропрограммы. При считывании последней микрокоманды последней микропрограммы из блока 1 пам ти микрокоманд значение кода адреса равно нулю. По заднему фронту синхроимпульса, поступающего на синхровход микрокоманд, осуществЛ етс запись информации в регистр 5. Единичный сигнал с выхода 23.1 поступает на первые входы элементов И 13, И 14. С выхода элемента 20 задержки поступает импульс -на второй вход элемента И 14, .Единичный сигнал на выходе этого элементаразрешает запись контрольного кода, записанного в поле логических условий считанной рокоманды, в регистр 6 контрол . Кроме того, по этому сигналу происходит обнуление счетчика 2 и на выходе элемента ИДИ-НЕ 18 по витс сигнал 1, который поступает наа третий вход элемента И 13, поддержива его в открытом состо нии, а также на управл ю1ЦИЙ вход коммутатора 10 адреса, запреща передачу адреса по первому информационному входу и разреша передачу по второму информационному входу.
Синхроимпульс с первого выхода генератора 12 тактовых импульсов поступит на первый вход элемента И 13 и на вход синхронизации регистра 4 адреса. Единичный сигнал, сформированный на выходе элемента И 13, поступит на первый вход элемента И 15, опрашива состо ние инверсных выходов регистра 6 контрол . В случае безошибочной реализации микропрограммы на всех инверсных выходах регистра 6 контрол будут единичные сигналы , на выходе элемента И-НЕ 17 - нулевой сигнал, который поступает на второй вход элемента И 15. Сигнал ошибки устройства в этом случае сформирован не будет.
В случае неправильной реализации составной команды значение контрольной суммы, хран щейс в регистре 6 контрол , отлично от нул и тогда на выходе элемента И-НЕ 17 присутствует единичный сигнал. В результате на выходе элемента И 15 будет сформирован сигнал ошибки, который поступает на второй вход элемента ИЛИ 19, этим сигналом обнулитс триггер 11 пуска и работа устройства будет заблокирована .
При реализации элементарной команды К. формирователь 7 сформирует код адреса первой микрокоманды, равный 1010. Преобразователь на своем вьгходе сформирует код 001. Работа устройства по реализации микропрограммы не будет отличатьс от описанной . При вьшолнении последней микрокоманды микропрограммы, кроме нулевого кода адреса очередной микрокоманды , нулевым будет и поле логических условий.
Использование изобретени позволит расширить область применени устройства благодар осуществлению возможности реализации с;оставных команд. а
Фиг.1 23
Фиг2
Claims (1)
- МИКРОПРОГРАММНОЕ УСТРОЙСТВО» УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд, триггер пуска, генератор тактовых импульсов, коммутатор адреса, мультиплексор и первый элемент И, причем вход пуска устройства соединен с единичным входом триггера пуска, единичный выход которого соединен с входом генератора тактовых импульсов, первый выход, генератора тактовых импульсов соединен с первым входом первого элемента И, выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с входом блока памяти микрокоманд, вход логических условий устройства соединен с первым информационным входом мультиплексора, выход которого и первый выход блока памяти микрокоманд соединены с первым информационным входом коммутатора адреса, второй выход блока памяти микрокоманд соединен с информаци- онным входом регистра микрокоманд, выход которого является информационным выходом устройства, о т л ичающееся тем, что, с целью расширения области применения устройства, в него введены регистр кода операций, регистр контроля, счетчик, формирователь адреса первой микрокоманды, преобразователь кода операций в код числа команд, блок элементов И, второй и третий элементы И-НЕ,элемент ИЛИ-HE, элемент ИЛИ,элемент И-НЕ и элемент задержки, причем вход кода операции устройства соединен с информационным входом регистра кода опера- с ции, выход которого соединен с входами формирователя адреса первой микрокоманды и преобразователя кода ^операции в код числа команд, выход формирователя адреса первой микрокоманды соединен с вторым информационным входом коммутатора адреса, третий выход блока памяти микрокоманд соединен с вторым информационным входом мультиплексора, четвертый выход блока памяти микрокоманд соединен с информационными входами регистра контроля и с первым входом блока элементов И, выходы регистра контроля соединены с соответствующими входами элемента И-НЕ, выход блока элементов И соединен с управляющим входом мультиплексбра, выход преобразователя кода операции в код числа команд соединен с информационным входом счетчика, выходы которого соединены с соответствующими входами элемента ИЛИ-HE, выход элемента ИЛИНЕ соединен с управляющими входами коммутатора адреса и вторым входомSU „„ 1130865 первого элемента И, выход которого соединен с входом синхронизации счетчика и первым входом второго элемента И, первый управляющий выход регистра микрокоманд соединен с вторым входом блока элементов И, третьим входом первого элемента И и первым входом третьего элемента И, выход которого соединен со счетным входом счетчика и входом синхронизации регистра контроля, второй управляющий выход регистра микрокоманд соединен с входом синхронизации регистра кода операций, а третий управляющий выход регистра микрокоманд соединен с пер вым входом элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, выход элемента И-НЕ соединен с вторым входом второго элемен та И, выход которого соединен с вторым входом элемента ИЛИ и является выходом ошибки устройства, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра адреса, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд и через элемент задержки с вторым, входом третьего элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833647732A SU1130865A1 (ru) | 1983-09-30 | 1983-09-30 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833647732A SU1130865A1 (ru) | 1983-09-30 | 1983-09-30 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1130865A1 true SU1130865A1 (ru) | 1984-12-23 |
Family
ID=21083759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833647732A SU1130865A1 (ru) | 1983-09-30 | 1983-09-30 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1130865A1 (ru) |
-
1983
- 1983-09-30 SU SU833647732A patent/SU1130865A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 1020824, кл. О 06 F 9/22, 1982. 2.naTSHt US № 3586599, кл. 340-172.5, 1970. 3.Майоров С.А. и Новиков Г.И. Структура ЭВМ-Л.,Машиностроение, 1979, с. 313-315, рис. 10.4 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4253147A (en) | Memory unit with pipelined cycle of operations | |
US4276595A (en) | Microinstruction storage units employing partial address generators | |
EP1388048B1 (en) | Storage system for use in custom loop accellerators | |
SU1130865A1 (ru) | Микропрограммное устройство управлени | |
US4339795A (en) | Microcontroller for controlling byte transfers between two external interfaces | |
US3144550A (en) | Program-control unit comprising an index register | |
US4339797A (en) | Microcontroller with auxiliary register for duplicating storage of data in one memory location | |
RU2054710C1 (ru) | Многопроцессорная управляющая система | |
SU1015383A1 (ru) | Микропрограммное устройство управлени | |
SU1142833A1 (ru) | Микропрограммное устройство управлени | |
SU1427366A1 (ru) | Микропрограммный модуль | |
JPH05189296A (ja) | 単一のビットメモリに対する同時書き込みアクセス装置 | |
SU1273926A1 (ru) | Адаптивный модуль микропрограммного устройства управлени | |
SU1476465A1 (ru) | Микропрограммное устройство управлени | |
SU1659983A1 (ru) | Программируемое устройство управлени | |
SU1280629A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1270772A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1241244A1 (ru) | Мультимикропрограммна управл юща система | |
RU2034329C1 (ru) | Устройство управления | |
SU879563A1 (ru) | Устройство дл контрол программ | |
SU1166109A2 (ru) | Микропрограммное управл ющее устройство | |
SU1043621A1 (ru) | Устройство дл сопр жени абонентов с цифровой вычислительной машиной | |
SU922742A1 (ru) | Устройство микропрограммного управлени | |
SU1372328A1 (ru) | Микропрограммный процессор с контролем | |
SU1727112A1 (ru) | Распределенна система дл программного управлени с мажоритированием |