SU1038944A1 - Микропрограммное устройство управлени с контролем - Google Patents

Description

дом четвертого элемента И,м через третий элемент задержки с входом синхронизации регистра кода провер емого участка, выходы пол  первой и второй метки регистра микрокоманд соединены соответственно с вторым и .третьим входами четвертого элемента И, выход которого соединен с управл ющим входом схемы сравнени ,, выходы второго пол  кода модификации адреса регистра микрокоманды и выходы регистра кода провер емого участка микрокоманды соединены соответственно с первым и вторым информационными входами схемы сравнени , выход которой  вл етс  управл ющим выходом устройства, выходы счетчика соединены с входами деши(ратоj a , выходы которого соединены с управл ющими входами коммутатора, информационные входы которого соединены с выходами пол  микроопераций, пол  кода провер емых логических условий и первого пол  кода модификации адреса регистра микрокоманд, выходы коммутатора соединены со счетными входа((и регистра кода провер ei« (x участков микрокоманды, выход элемента И первой группы сортветству- ющей микрооперации Конец микропрограммы через четвертый элемент задержки соединен с нулевыми входами регистра кода провер емых участков микрокоманды , счетчика и регистра микрокоманд

Изобретение относитс  к вычислительной технике и может быть исполь зовано при проектировании устройств управлени  ЭВМ..

Известно микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр микрокоманд , регистр адреса микрокоманд, узел формировани  адреса, схему выброса и элемент задержки С Недостатками этого устройства  вл ютс  низкие экономичность, быстродействие и достоверность функционировани . Низка  экономичность устройства обусловлена большой избыточностью блока пам ти микрокоманд. Низкое быстродействие устройства обусловлено тем, что до окончани  проверки выполнени  ждущего логического услови  микропрограммное устройство управлени  простаивает и очередна  микрокоманда с блока пам ти микрокоманд не считываетс . Низка  достоверность функционировани  устройства обусловлена отсутствием контрол  правильности считывани  микрокоманд .

Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  программное устройство управлени , содержащее узел формировани  адреса, регистр адреса, блок пам ти микрокоманд , регистр микрокоманд, первую, вторую и третью группы элементов И, генератор тактовых импульсов, первый , второй и третий элементы И, буферный регистр, причем перва  группа входов устройства соединена с первой группой входов регистра адреса, втора  группа входов которого соединена с выходами узла формировани  адреса, а выходы - с адресными входами блока пам ти микрокоманд , управл ющий вход которого соединен с выходом первого элемента И, а выходы - с информационными входами .регистра микрокоманд, выходы пол  мик рсопераций которого соединены с информационными входами первой группы элементов И,выходы пол  кода провер емого логического услови  соединены с информационными входами второй группы элементов И, выходы первого и второго пол  кода модификации адреса соединены с информационными входами третьей группы элементов И, выход пол  первой метки соединен с первым входом второго элемента И и первым входом узла формировани  адреса, выход,пол  второй метки соединен с вторым входом узла фрмировани  адреса , перва  группа входов которого соединена с второй группой входов устройства и R-входами буферного регистра, втора  группа входов с выходами третьей группы элементов И, а треть  группа входов - с выходами второй группы элементов И и S-входами буферного регистра, вход синхронизации которого соединен с выходом второго элемента И, выходы первой группы элементов И соединены с группой выходов устррй ства, выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом третьего элемента И С2 . Недостатками известного устройства  вл ютс  низка  надежность и аппаратурна  избыточность. Аппаратурна  избыточность обусловле на те что дл  придани  устройству возмож ности реализации микропрограмм, со держащих микрокоманды со ждущими л гическими услови ми, функциональна  схема устройства содержит два элемента пам ти. Кроме того, дл  о ределени  момента выполнени  ждущи логических условий используетс  сх ма формировани  сигнала конца ожид ни , имеюща  сложную внутреннюю ст туру. Низка  надежность устройства об словлена отсутствием контрол  правильности считывани  микрокоманд микропрограммным устройством управлени  и правильности перехода к данной микрокоманде от предыдущей. Указанные недостатки ограничива область применени  устройства-прот типа и его функциональные возможности . Цель изобретени  - повышение на дежности микропрограммного устройства управлени  с контролем и его упрощение. Поставленна  цель достигаетс  т что в микропрограммное устройство управлени  с контролем, содержащее блок формировани  адреса, регистр адреса, блок пам ти микрокоманд, регистр микрокоманд, первую, ётору и третью группы элементов И, генератор тактовых импульсов, первый, второй и третий элементы И, буферный регистр, причем группа входов кодов операции устройства и группа выходов блока формировани  адре са соединены соответственно с перв и второй группами информационных входов регистра адреса, выходы торого соединены с адресными входами блока пам ти микрокоманд, выход первого элемента И соединен с управл ющим входом блока пам ти микрокоманд , выходы которого соединены с входами регистра микрокоманд, выходы элементов И первой группы  вл ютс  группой выходов устройства, выходы пол  кодов провер емого логического услови , первого и второго пол  модификации адреса, пол  первой и второй метки регистра микрокоманд соединены соответственно с первыми входами элементов И второй , тр§11)ей групп, с первым и вторым управл ющими входами блока формировани  адреса, выход пол  первой метки регистра микрокоманд соединен с первым входом второго элемента И, выход которого соединен с вхо4 дом синхронизации буферного регистра , выход генератора тактовых импульсов соединен с первым входом первого элемента И, выходы элементов И второй группы соединены с единичными входами буферного регистра и с первой группой входов блока фор мировани  адреса, %1ходы элементов И третьей группы соединены с второй группой входов блока формировани  адреса, группа входов логических условий соединена с третьей группой входов блока формировани  адреса и с нулевыми входами буферного регистра, выход третьего элемента И соединен с вторым входом первого элемента И, введены элемент ИЛИ, первый, второй, третий и четвертый элементы задержки, четвертый элемент И, счетчик, дешифратор, коммутатор , регистр кода провер емого участка микрокоманды и сосема у сравнени , причем выходы буферного регистра соединены с входами элемента ИЛИ, выход которого соединен с вторыми входами элемептов И первой. второй и третьей групп, с вторым входом второго элемента И, с первым входом третьего элемента И и через первый элемент задержки с вторым входом третьего элемента И, выход первого элемента. И через второй элемент задержки соединен со счетным входом счетчика, первым входом четвертого элемента И и через третий элемент задержки с входом синхронизации регистра кода провер емого участка , выходы пол  первой и второй метки регистра микрокоманд соединены соответственно с вторым и третьим входами четвертого элемента И, выхо которого соединен с управл ющим вхо дом схемы сравнени , выходы второго пол  кода модификации адреса регист ра микрокоманд и выходы регистра ко да провер емого участка микрокоманды соединены соответственно с первы и вторым информационными входами схемы сравнени , выход которой  вл  етс  управл ющим выходом устройства выходы счетчика соединены с входами дешифратора, выходы которого соединены с управл ющими входами коммута тора, информационные входы которого соединены с выходами пол  микроопер ций, пол  кода провер емых логических условий и первого пол  кода модификации адреса регистра микрокоманд , выходы коммутатора соединены со счетными входами регистра кода провер емых участков микрокоманды, выход элемента И первой группы соот ветствующей микрооперации Конец микропрограммы через четвертый эле мент задержки соединен с.нулевыми входами регистра кода провер емых участков микрокоманды, счетчика и регистра микрокоманд. Сущность изобретени  состоит а уменьшении аппаратурной избыточности микропрограммного устройства упрёвлени  путем упрощени  его структуры при сохранении реализуемых им функций , а также в повышении надежности его функционировани  путем проверки правильности выполнени  устройством функций переходов и выходов в процессе работы. Благодар  использованию того, что второе поле кода модификации адреса зан то полезной информацией только в точках ветвлени  микропрограммы и свобрдно при выполнении остальных микрокоманд, т.е. на линейных участках микропрограммы, в предлагаемом устройстве осуществл етс  контроль правильности выполнени  фун ций переходов и выходов. При этом контролируемый участок i-и микрокоманды S- запоминаетс  в регистре кода провер емого участка микрокоманды на один такт. Во втором поле модификации адреса (+)-й микрокоманды записан код S ., который равен коду S-, При считывании (|+1)-й микрокоманды в схеме сравнени  производитс  Сравнение кодов S| Есл микропрограммное устройство равлени  функционирует правильно, то . Если микропрограммное устройство управлени  искажает функцию переходов или функцию выходов, то схемой сравнени  эти факты будут обнаружены. Введение элемента ИЛИ и обусловленных им св зей позвол ет формировать сигнал при нахождении в буферном perkicTpe ненулевой информации. Введение первого элемента задержки и обусловленных им св зей позвол ет осуществить задержку сигнала с выхода элемента ИЛИ на врем , необходимое дл  подачи на управл ющий вход блока пам ти микрокоманд устройства одного тактового импульса. Соединение выхода элемента ИЛИ с управл ющими входами элементов И первой, второй и третьей групп и вторым входом второго элемента И позво-. л ет управл ть передачей информации с выходов регистра микрокоманд на остальные элементы устройства, Сое|динение выхода элемента ИЛИ с входом первого элемента задержки и входом третьего элемента И позвол ет управл ть выдачей тактовых импульсов через первый элемент И и на управл ющий вход блока пам ти микрокоманд . Введение второго элемента задержки позвол ет задерживать тактовый импульс на врем  считывани  микрокоманды из блока пам ти и записи ее в регистр микрокоманд. Введение третьего элемента задержки позвол ет формировать сигнал на выходе после исчезновени  сигнала на выходе второго элемента задержки. Введение счетчика позвол ет формировать код номера провер емого участка считанной микрокоманды. Введение дешифратора и обусловленных им св зей позвол ет формировать по содержимому счетчика двоичный позиционный код номера провер емого участка считанной микрокоманды и .выдачи его на управл ющие входы коммутатора. Введение коммутатора и обусловленных им св зей позвол ет в соответствии с кодом на управл ющих входах передавать информацию с провер емого участка считанной микрокоманды на входы регистра кода провер емого участка микрокоманды. Введение регистра кода провер емого участка микрокоманды позвол ет хранить код провер емого участка микрокоманды. Вве-. дение схемы сравнени  позвол ет осуществл ть сравнение кодов, поступающих на первую и вторую группу ее входов, и выдавать при их несравнеНИИ выходной сигнал на первый выход устройства. Введение четвертого эле мента задержки и обусловленных им св зей позвол ет формировать сигнал обнулени  регистра микрокоманд, сче чика и регистра кода провер емого участка микрокоманды после выполнени  микропрограммы. На фиг. 1 представлена функционал на  схема микропрограммного устройства управлени  с контролем; на фиг функциональна  схема блока формиров ни  адреса; на фиг, 3 пример микррпрограммы , реализуемой устройством; на фиг. 4 - примеры заполнени  полезной информацией микрокоманды (а) и организации контрол  правильности выполнени  микропрограммным устройством управлени  функций пере ходов и выходов (б). Устройство содержит (фиг. 1) бл 1 формировани  адреса, регистр 2 ад реса, блок 3 пам ти микрокоманд, регистр k микрокоманд ,с полем 5 мик роопераций, полем 6 логических усло вий, первым полем 7.1 кода модификации адреса, вторым полем 7.2 кода модификации адреса, полем 8.1 первой метки, полем 8.2 второй метки , первую группу 9 элементов И, вторую группу 10 элементов И, третью группу 11 элементов И, второй элемент И 12, буферный регистр .13, элемент ИЛИ 14, четвертый элемент 15 задержки, генератор 16 тактовых импульсов, первый элемент И 17, первый элемент 18 задержки, третий элемент И 19, группу 20 выходов микроопераций, первую группу 21 вхо дов, вторую группу 22 входов , четвер тый элемент И 23, третий элемент 2 задержки, счетчик 25, дешифратор 26, коммутатор 27, регистр 28 кода провер емого участка микрокоманды, схему 29 сравнени , первый выход 30 устройства, а также второй элемент задержки. На фиг. 2 обозначены входы перво группы 32 входов, первый 33 и второй З входы блока, 1 формировани  адреса, дешифратор 35, дешифратор З группа 37 элементов ИЛИ, группа 38 выходов блока формировани  адреса, элемент ИЛИ 39, входы второй груплы 40 входов, перва  группа 1 элеУ ентов И, входы третьей группы 42 входов и втора  группа 3 элементов И. На фиг. 3 обозначены содержимое пол  8.2 второй метки, пол  8.1 первой метки, второго пол  7.2 кода модификации адреса, первого пол  7.1 кода модификации адреса пол  ,6 логических условий и пол  5 микроопераций считываемой микрокоманды соответственно , где AJ код адреса (+1)-й микрокоманды, А - базовый адрес очередной микрокоманды, выполн емой после i-й микрокоманды вет4 влени  при проверке ждущего, логимеского услови . А,- базовый адрес очередной микрокоманды, выполн емой после i-и микрокоманды . ветвлени  при проверке неждущего логического услови , L -L-2 «оды микроопераций , формируемые при считывании микрокоманд, X , Хл провер емые логические (ждущие и неждущие) услови . s обозначает контрольНа фиг. t записанный во втором поле ный код, 7.2 кода модификации адреса и используемый дл  проверки функций переходов и функции выходов при считывании после (-1)-й микрокоманды 1-й микрокоманды S - провер емый участок i-й микрокоманды при считывании (+1)-й микрокоманды. Блок 1 формировани  адреса предназначен дл  формировани  адреса очередной микрокоманды в соответствии с содержимым пол  6 логического услови  , полей 7.1 и 7.2 кода модификэции , регистра , сигналами логических условий, поступающими с группы 22 входов устройства и сигналами меток с первого 8.1 и второго 8.2 полей меток регистра 4. Регистр 2 адреса служит дл  хранени  адреса микрокоманды, сформированного блоком 1 формировани  адреса и выданного на адресные входы блока 3 пам ти. Блок 3 пам ти микрокоманд предназначен дл  хранени  и выдачи микрокоманд в регистр 4 микрокоманд в соответствии с адресом , поступающим на его адресные .входы с регистра 2 при наличии тактового импульса на управл ющем входе.. Регистр 4 микрокоманд используетс  дл  хранени  микрокоманды, считанной из блока 3 пам ти. При этом в поле 5 микроопераций хранитс  . 9 код микрооперации, в поле 6 логических условий хранитс  код логичес ких условий (в микрокомандах ветвле ни } или часть адреса очередной мик рокоманды, котора  формируетс  после выполнени  текущей, в первом поле 7.1 кода модификации адреса хранитс  ч стькода адреса, котора  совместно с частью кода адреса, хран щегос  в поле 6, составл ет адрес очередной микрокоманды. Если микрокоманда не  вл етс  ми рокомандой ветвлени , то адрес следующей микрокоманды определ етс  непосредственно содержимым полем 6 и 7.1 регистра микрокоманды t. Ес ли микрокоманда  вл етс  микрокомандой проверки ждущего логического услови , то в поле 8.1 первой метки записана единица (в остальных случа х ее содержимое нулевое), в поле 6 - код провер емого логического услови , в пол х 7.1 и 7,2 код базового адреса очередной микрокоманды . Если микрокоманда  вл етс  микрокомандой ветвле ни  (например , микрокоманда 12 на фиг.З) то в поле 6 записан код провер емого неждущего логического услови  (Х), в пол х 7.1 и 7.2 - код базового адреса очередной микрокоманды а в поле 8.2 - единичный сигнал (в микрокомандах, не  вл ющихс  микрокомандами ветвлени , в этом поле записан нуль). В поле 7,2 микрокоманд , не  вл ющихс  микрокомандами ветвлени  и проверки ждущих логических условий, записан код (фиг. ) . Перва  группа 9 элементов И пред назначена дл  выдачи кода микроопераций на группу 20 выходов устройства только в том случае, ес ли на выходе элемента ИЛИ 1 нет сигнала. Втора  группа 10 элементов И служит дл  выдачи кода логических условий на блок 1 формировани  адреса и кода ждущего логического услови  на S-входы буферного регистра 13 только в том случае, ес ли на выходу элемента ИЛИ 1k нет сигнала. Треть  группа 11 элементов И предназначена дл  выдачи кода модификации адреса с полей 7.1 и 7.2 регистра,4 микрокоманды на блок 1 формировани  адреса только в том случае, если на выходе элемента ИЛИ И нет сигнала. 4 Элемент И 12 используетс  дл  выдачи сигнала о наличии ждущего элемента услови  в данной микрокоманде на вход синхронизации буферного регистра 13 только в том случае , если на выходе элемента ИЛИ 1 нет сигнала. Буферный регистр 13 предназначен дл  хранени  кода ждущих логических условий, а также информации об их выполнении ( путем стирани  в соответствующих разр дах регистра 1.3, т.е. записи в них Q ), Элемент ИЛИ Н служит дл  выдачи сигнала в тех случа х, когда хот  бы в одном Ti3 разр дов буферного регистра 13 запис ана единица. Элемент 18 задержки предназначен :дл  задержки сигнала с выхода элемента ИЛИ I на врем , необходимое дл  подачи на управл ющий вход блока 3 пам ти одного и только одного тактового импульса. Элемент И 19 используетс  дл  выдачи сигнала, разрешающего прохождение тактовых импульсов , только в тех случа х, когда хот  бы на одном из его входов нет сигнала. Элемент И 17 предназначен дл  разрешени  прохождени  тактовых импульсов с выхода генератора 16 только в том случае, если на выходе эле- мента И 19 нет сигнала. Перва  группа 21 входов устройства служит дл  подачи в устройство кода операции. Группа 20 выходов устройства предназначена дл  выдачи кодов микроопераций на управл емые объекты. Втора  группа 22 входов устройства предназначена дл  подачи в устройство сигналов провер емых логических условий. Генератор 16 тйктовых импульсов предназначен дл  подачи в устройство тактовых импульсов. Элемент-И 23 используетс  дл  формировани  сигнала на управл ющий вход схемы 29 соавнени . Схема 2 сравнени  предназначена дл  сравнени  кодов S- и S; (фиг. б)при выполнении i-й микрокоманды и при наличии сигнала на управл ющем входе и выдачи сигнала на выход 30 при их несравнении. Счетчик 25 предназначен дл  формировани  коданомера провер емого участка 5 и выдачи его на дешифратор 26, который при этом формирует двоичный позиционный код номера провер емого участка S- микрокоманды и выдает его на соответствующий управл ющий вход коммутатора 27.

После формировани  кода последнего провер емого участка (фиг. 6) очв редным тактовым импульсом счетчик25 устанавливаетс  в состо ние, соответствующее коду первого провер емого участка (фиг. б) . В нулевое состо ние счетчик-.25 устанавливаетс  сигналом, поступающим на его установочный вход после выполнени  микpoпpoq.paммы.

Коммутатрр 27 предназначен дл  выдачи на регистр 28 кода провер емого участка микрокоманды, в соответствии с кодом управл ющих сигналов , поступающих на его управл ющие входы. Регистр 28 собран на синхронных Т-триггерах и предназначен дл  суммировани  по модулю два информации из провер емого участка микрокоманды и информации, содержащейс  в нем, и выдачи ее на вторую группу входов схемы 29 сравнени  дл  сравнени  с кодом S , записанным в поле 7.2 (1+1)-й микрокоманды.

Элемент 31 задержки служит дл  задержки тактового импульса с выхода элемента И 17 на врем  считывани  информации с блока 3 пам ти и выдачи его на управл ющий вход элемента И 23, на элемент 2k задержки и на счетный вход счетчика 25. Элемент 2 задержки предназначен дл  задержки тактового импульса на врем  сравнени  кодов S- и S на схеме 29 сравнени . Элемент 15 задержки испол зуетс  дл  формировани  сигнала на нулевые входы регистров t и 28 и счетчика 25 после выполнени  микропрограммы .

Микропрограммное устройство управлени  с контролем функционирует следующим образом.

В исходном состо нии в регистр 2 адреса и буферный регистр 13 записана нулева  информаци . Работа микропрограммного устройства управлени  начинаетс  по приходу кода операции на входы первой группы 21 входов . В соответствии с этим кодом с выходов регистра 2 адреса адрес первой микрокоманды поступает на адресные входы блока 3 пам ти микрокоманд. Так как в буферном регистре 13 записана исходна  (нулева ) информаци , то на выходе элемента ИЛИ Н и на выходе элемента И 19 нет сигнала. При этом тактовый импульс с .генератора 16 через элемемт И 17 поступает на управл ющий

вход блока 3 пам ти, разреша  тем самым считывание микрокоманды в соответствий с адресом, хран щимс  в регистре 2 адреса. Считанна  микрокоманда записываетс  в регистр k микрокоманд. Поскольку на выходе элемента ИЛИ И нет сигнала, код микрооперации из пол  5 микроопераций регистра k микрокоманд поступает через группу 9 элементов И на группу выходов 20 устройства.

Коды, записанные в пол х логических условий и кода модификации, чер вторую и третью группы 10 и 11 элементов И поступают на третью и вторую группы входов блока 1 формировани  адреса соответственно. Этот блок формирует адрес следующей микрокомандб и выдает его на регистр

2адреса.

Если перва  микрокоманда не  вл етс  микрокомандой с проверкой ждущего логического услови  или микрокомандой ветвлени , то в пол х 8.1 и 8.2 меток регистра k микрокоманд будет записан нуль. При этом сигнал на вход синхронизации буферного регистра 13 с пол  8.1 регистра не поступает и...состо ние последнего не изменитс , В этом случае по приходу очередного тактового импульса на управл ющий вход блока

3пам ти микрокоманд из него, в соответствии с адресом, записанным

в регистр 2 адреса, будет считана следующа  микрокоманда, котора  поступит в регистр .микрокоманд. Этот процесс будет продолжатьс  аналогично описанному выше до т«х пор, пока из блока 3 пам ти микрокоманд не будет считана микрокоманда с проверкой выполнени  ждущих логических условий или микрокоманда ветвлени .

Если в считанной микрокоманде провер ютс  ждущие логические услови , то в поле 8.1 метки регистра Ц микрокоманды будет записана единица. На вход синхронизации буферного регистра 13 через элемент И 12 поступает сигнал, разрешающий запись в буферный регистр 13 кода ждущего логического услови , хран щегос  в поле 6 логических условий регистра t микрокоманд. На выходе элемента ИЛИ I по витс  сигна запрещающий дальнейшее прохождение сигналов через первую, вторую и третью группы элементов И и элеме td-12. Через врем  определ емое задержкой сигнала элементом 18 задержки , прекратитс  выдача на элемент И 17 сигнала, разрешающего про хождение тактовых импульсов с выход генератора 1б, и на управл ющий вхо блока 3 пам ти поступит только один тактовый импульс, непосредственно следующий за тем, по которому из бл ка 3 пам ти микрокоманд была считана микрокоманда, содержаща  код про вер емого ждущего логическогоуслов По последнему тактовому импульсу из блока 3 пам ти микрокоманд считы етс  следующа  микрокоманда и запис ваетс  в регистр микрокоманд. Поскольку на выходе элемента ИЛИ 1 есть сигнал, прохождени  информации через первую, вторую и третью группы 9-П элементов И и элемент И 12 не происходит. Таким образом, следующа  микрокоманда окажетс  записа ной в регистр 4 микрокоманд, но небудет исполн тьс  до тех пор, пока не выполните .ждущее логическое услоаие . При этом сигналы логических условий с управл емых объектов поступают с группы 22 входов устройства на нулевые входы буферного регистра 13. По окончанию проверки кода ждущего логического услови  при еговыполнении буферный регистр 13 оказ ваетс  в исходном (нулевом) состо нии , вследствие чего прекращаетс  выдача элементом ИЛИ 14 сигнала, запрещающего прохождение информации через первую, вторую и третью группы 9-11 элементов И и элемент И 12, на выходе элемента И 19 по вл етс  сигнал, разрешающий прохождение так товых импульсов через элемент И 17. и следующа  микрокоманда выполн етс  в соответствии с описанным алгоритмом . Далее микропрограммное устройство управлени  функционирует аналогично . При считывании микрокоманды ветвлени  в поле 8.2 регистра микрокоманд записываетс  .единица. При этом код провер емого логического услови  с пол  6 логического услови  через группу 10 элементов И поступает на третью группу входов блока формировани  адреса. Код базового ад реса очередной микрокоманды с полей 7.1 и 7.2 через группу 11 элементов И поступает ..на вторую группу входов блока 1 формировани  адреса, на первую группу входов которого поступают сигналы логических условий с входом группы 22 входов устройства . Сигнал с пол  8.2 регистра k также поступает на второй вход блока 1 формировани  адреса. По коду провер емого логического услови , сигналам логичё ких условий и управл ющему си гналу на втором влоде блока 1 формировани  адреса в последнем осуществл ютс  модификаци  базового адреса очередной микрокоманды (например , А , фиг. 3) и выдача модифицированного адреса очередной микрокоманды на регистр 2 адреса. Рассмотрим функционирование блока 1 формировани  адреса (фиг. 2).Из анализа алгоритма микропрограммного устройства управлени  следует , что он должен функционировать в трех режимах: формирование адреса очередной микрокоманды при выполнении микрокоманды, не содержащей кода провре емых логических условий, формирование адреса очередной микрокоманды при выполнении микрокоманды , содержащей код ждущего логического услови , и формирование адреса очередной-микрокоманды при выполнении микрокоманды ветвлени . При работе блока 1 формировани  адреса в первом режиме на первый 33 и второй 3 входы блока 1 сигналы не поступают. При этом часть кода адреса очередной микрокоманды (содержимое пол  7.1 микрокоманды) с входа 40 через группу 41 элементов И и соответствующие э51ементы ИЛИ группы 37 поступает на выходы старших разр дов адреса очередной микрокоманды группы ЗЗ выходов. Часть кода адреса (младшие разр ды) с третьей группы 42 входов блока 1 через группу 43 элементов И и соответствующие элементы ИЛИ группы 37 поступает на выходы младших разр дов кода адреса очередной микрокоманды группы 38 выходов, При работе блока 1 формировани  адреса во втором режиме на вход 33 блока 1 поступает единичный сигнал, При этом группы 41 и 43 элементов И закрываютс . Базовый адрес очередной микрокоманды (содержимое полей 7.1 и 7,2 текущей-микрокоманды) и код провер емого ждущего логического услови , (содержимое пол  .6 текущей микрокоманды ) соответственно через в ю .151 рую 0 и третью +2 группы входов поступают на первую группу входов дешифратора 35. По содержимому кода на первой группе 32 выходов и при наличии сигнала на входе 33 в дешифраторе 35 формируетс  код адреса очередной микрокоманды. Этот код поступает на шифратор Зб, который формирует , код адреса очередной микрокомаи ды и выдает его через группу 37 элементов ИЛИ на выходы группы 38 При работе ,8 третьем режиме блок. 1 формировани  адреса функционирует

Примечание: В столбце 8.2 (З) записано значение сигнала , поступающего с пол  8.2 регистра t микрокоманды на вход З блока формировани .адреса. Соответствующим  вл етс  содержание столбцов 8.1 (33), 7.2 (40) 7.1 Ш}, 6 (k2} и 22 (32). В столбце 38 записаны коды адреса на выходе блока 1.. Из таблицы следует, что преобразовани  могут быть выполнены кодовым преобразователем, состо щим из последовательно соединенных дешифратора и шифратора. Повышение надежности функционировани  предлагаемого микропрограммного устройства управлени  по сравнению с известными заключаетс  в сле дующем. При считывании первой микрокоманды микропрограммы (фиг. 3 ,4б) в соответствии с содержимым счетчика 25 дешифратор 2б формирует управл ющий сигнал на первом выходе. При этом информаци  с провер емого участка первой микрокоманды (фиг. б) через коммутатор 27 поступает на регистр 28. При считывании второй микрокоманS; (фиг.46 ды содержимое ее пол  7.2 поступает на вторую группу вдодов схемы 29 сравнени . Сигнал с выхода .16 аналогично второму режиму с той разницей, что единичный сигнал поступает на второй вход 3 и дешифратор 35 формирует код очередной микрокоманды по информации, поступающей на первую 32, втррую tO и третью «2 группы входов блока сигналу на входе З. В таблице привёдены входные и выходные наборы Вл6ка 1 формировани  адреса в третьем и втором режимах работы. элемента 31 задержки поступает через элемент И 23 на управл ющий вход схемы 29 сравнени . Если , что соответствует факту неправильного функционировани  устройства, то на выходе 30 устройства по вл етс  с.оответствующий сигнал. Если , что соответствует факту правильного функционировани  устройства, то сигнал на выходе 30 устройства отсутствует . При этом содержимое счетчика 25 увеличиваетс  на единицу и формируетс  адрес очередной контролируемой части микрокоманды $2 (фиг. 4б). Дешифратор 26 по содержимому счет чика 25 формирует соответствующий управл ющий сигнал на вход коммутатора 27. При этом код контролируемой части $2 поступает через.жрммутатор 27 на регистр 28. Сигнал с выхода элемента 24 задержки поступает на синхровход регистра 28, и его содержимое суммируютс  по 17 кодом очередной провер модулю два с емой части S При считывании третьей микрокоманды содержимое ее пол  7.2 сравниваетс  с содержимым регистра.28 схемой 29 сравнени . Далее устройство функционирует аналогично. При считывании микрокоманд, содержащих в поле 6 коды логических условий (микрокоманды 5, Э, 12, 18, 22 на фиг. 3, а, k5 ), сигналами с пол  8.1 или 8,2. элемент И 23 за крываетс  и при .их выполнении сигнал на управл ющий вход схемы 29 ср нени  не поступает. При этом в регистр 28 записываетс  код контролируемой части (-Й микрокоманды и скл дываетс  по модулю два с его содерж мым. При считывании след5/ющей ( + 1)-й микрокоманды (если она не содержит кода провер емых логических условий в схеме 29 сравнени  по описанному выше алгоритму осуществл етс  сравнение содержимого пол  7.2 (1+1)-и 418 микрокоманды S- и содержимого регистр ра 28. Далее.,устройство функцийнирует аналогично. Если содержимое счетчика 25 станет равным числу провер емых участков в микрокоманде, то очередным импульсом, поступающим на его счетный вход, счетчик устанавливаетс  в единичное состо ние. Далее контроль осуществл етс  так же, как при считывании первой микрокоманды. После выполнени  последней микрокоманды на нулевые входы счетчика 25 и регистров и 28 поступает сигнал . При этом их содержимое становитс  равным нулю. При поступлении очередного кода операции на группу 21«входов устройство выполн ет соответствующую микропрограмму по описанному выше алгоритму. Таким образом, введенные блоки и их св зи обеспечивают повышение надежности и упрощение устройства;

Q

a

71

ЕЙ90

n

l«i

L...

. Jrl....

pv.t

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок формирования адреса, регистр адреса, блок памяти микрокоманд, регистр микрокоманд,, первую, вторую и третью группы элементов И,' генератор тактовых импульсов, первый, второй и третий элементы И, буферный регистр, причем группа входов кодов операции устройства и группа выходов блока формирования адреса соединены соответственно с первой и второй группами информационных входов регистра адреса, выходы которого соединены с адресными входами блока памяти микрокоманд, выход первого элемента И соединен с управляющим входом блока памяти микрокоманд,, выходы которого соединены с входами регистра микрокоманд, выходы элементов И первой группы являются группой выходов устройства, выходы поля кодов проверяемого логического условия, первого и второго поля модификации адреса, поля первой и второй метки регистра микрокоманд соединены соответственно с первыми вхо- дами элементов И второй и третьей групп, с первым и вторым управляющими входами блока формирования адреса, выход поля первой метки регистра микрокоманд соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации буферного регистра, выход генератора тактовых импульсов соединен с первым входом первого элемента И, выходы элементов И второй группы соединены с единичными входами буферного регистра и с первой группой входов блока формирования адреса, выходы элементов И третьей группы соединены с второй группой входов блока формирования адреса, группа входов логических условий соединена с третьей группой входов блока формирования адреса и с нулевыми входами буферного регистра, выход третьего элемента И соединен с вторым входом первого элемента И, отличающееся тем, что, с целью упрощения, в него введены элементы ИЛИ, первый, второй, третий и четвертый элементы задержки, четвертый элемент И, счетчик дешифратор, коммутатор, регистр кода . проверяемого участка микрокоманды и схема сравнения, причем выходы буферного регистра соединены с входами элемента ИЛИ, выход которого соединен с вторыми входами элементов И, первым входом третьего элемента И и через первый элемент.задержки с вторым входом третьего элемента И, выход первого элемента И через второй элемент задержки соединен со счетным входом счетчика, первым вхоSU .... 103&944 >

   V дом четвертого элемента И,« через третий элемент задержки с входом синхронизации регистра кода проверяемого участка,' выходы поля первой и второй метки регистра микрокоманд соединены соответственно с вторым и-.третьим входами четвертого элемента И, выход которого соединен с управляющим входом схемы сравнения, выходы второго поля кода модификации адреса регистра микрокоманды и выходы регистра кода проверяемого участка микрокоманды соединены соответственно с первым и вторым информационными входами схемы сравнения, выход которой является управляющим выходом устройства, выходы счетчи ка соединены с входами дешифратора, выходы которого соединены⁷с управляющими входами коммутатора, информационные входы которого соединены с выходами поля микроопераций, поля кода проверяемых логических условий и первого поля кода модификации адреса регистра микрокоманд, выходы коммутатора соединены со счетными входами регистра кода проверяемых участков микрокоманды, выход элемента И первой группы соответствующей микрооперации Конец микропрограммы через четвертый элемент задержки соединен с нулевыми входами регистра кода проверяемых участков микрокоманды, счетчика и регистра микрокоманд,

   I