SU1008747A1 - Устройство дл определени дер нелинейных объектов - Google Patents

Description

последовательностей, цифровой формирователь задержки, блок цифровых формирователей задержки и аналоговый сумматор, выход которого  вл етс  информационным выходом устройства, вход соединен с аналоговым выходом генератора пqeвдocлyчaйныx последовательностей , а группа входов соединена с группой выходов блока аналоговых ключей, цифровой выход генератора псевдослучайных последовательностей соединен с входом цифрового формировател  задержки, выход которого соединен с третьим входом блока управлени  умножением, а адресный выход соединен с вторым входом второго блока пам ти, группа )ровых выходов блока генераторов псевдослучайных последовательностей соединена с группой входов блока цифровых формирователей задержки, группа выходов которого соединена с группой входов блока управлени  умножением, а группа адресных выходов соединена с группой входов второго блока пам ти, группа выходов блока управлени  генераторами псевдослучайных последовательностей соединена с группой управл ющих входов блока генератора псевдослучайных последовательностей, группа аналоговых выходов которого соединена с группой входов блока аналоговых ключей, четвертый выход блока управлени  соединен с первой группой управл ющих входов блока цифровых формирователей задержки, с

с первой и второй группами входов блока управлени  генераторами псевдслучайных последовательностей, с управл ющим входом генератора псевдслучайных последовательностей и с первым управл ющим входом цифрового формировател  задержки, п тый выход блока уп|эавлени  соединен с второй группой управл ющих входов блока цифровых формирователей задержки , шестой выход блока управлени  соединен с группой управл ющи в)содов блока аналоговых ключей, второй управл ющий вход цифрового формировател  задержки подключен ;К третьему выходу блока управлени .

2. Устройство по п. 1, отличающеес  тем, что цифровой формирователь задержки содержит бло регистров сдвига, цифровой коммутатор и счетчик адреса, первый выход которого  вл етс  адресным выходом формировател , второй выход счетчик адреса соединен с управл ющим входо цифрового коммутатора, информационный вход которого соединен с выходом блока регистров сдвига, а выход  вл етс  выходом формировател , информационный и управл ющий входы блока регистров сдвига  вл ютс  соответственно входом и первым управл ющим входом формировател , вторым управл ющим входом формировател   вл етс  вход счетчика адреса.

1

Изобретение относитс  к области контрольно-измерительной техники и может быть использовано дл  измерени  импульсных переходных характеристик ( дер нелинейных объектов, описываемых при помощи функциональных р дов Вольтерра.

f

Известныустройства ГО - Сэ Известное устройство дл  определени   дер Вольтера содержит последовательно соединенные генератор псевдослучайной троичной последовательности , объект измерени , множительное устройство и аналоговый интегра тор, а также две линии задержки, входы которых подключены к выходу гене2

ратора, а выходы - к входам множител ного устройства СО

К недостаткам известного устройства  вл етс  длительное врем  измерени  и низка  точность измерени  диагональных значений  дер Вольтера.

Наиболее близким по технической сущности  вл етс , устройство дл  определени   дер Винера, содержащее . последовательно соединенные блок выборки и запоминани , подключенный к выходу нелинейного объекта, аналого-цифровой преобразователь, арифметическое устройство, буферный регистр и запоминающее устройство, выход которого подключен к входу арифметического устройства, кроме того логическую схему управлени  арифметическим устройством, первый вход которой подключен к выходу аналогоцифрового преобразовател , а второй к выходу цифровой линии задержки, устройство отображени  информации, вход которого подключен к буферному регистру, блок управлени , соединен ный с управл ющими входами блока .выборки и запоминани , аналого-цифрового преобразовател , арифметичес кого устройства, логической схемы управлени  арифметическим устройством и буферного регистра Однако известное устройство хара теризуетс  невысокой точностью изме рени  , длительным временем, измереНИИ вследствие больших статистических ошибок измерений, так как в кач стве испытательного сигнала использ етс  случайный сигнал. Недостатком известного устройства  вл етс  такж низка  точность измерений диагональ ных значений  дер. Цель изобретени  - повышение точ ности и быстродействи . Поставленна  цель достигаетс  тем, что устройство дл  определени   дер нелинейных объектов, содержащее первый блок пам ти, информацион ный вход которого  вл етс  информационным входом устройства, аналогоцифровой преобразователь, информаци онный вход которого соединен с выходом первого блока пам ти, блок умножени , первый информационный вх которого соединен с первым выходом аналого-цифрового преобразовател , блок управлени  умножением, первый вход которого соединен с вторым выходом аналого-цифрового преобразова тел , а выход соединен с первым . управл ющим вхбдом блока умножени , буферный регистр, вход которого сое динен с выходом блока умножени , второй блок пам ти, первый вход которого соединен с выходом буферного регистра, а выход срёдинен с вторым информационным входом блока умножени , блок отображени  информации, вход которого подключен к выходу буферного регистра, бпок управлени  первый выход которого соединен с управл ющими входами первого блока пам ти и аналого-цифрового преобразовател , второй вь1ход соединен с вторым входом блока управлени  умножением , а третий выход соединен с управл ющим входом буферного регис ра и вторым управл ющим входом блока умножени , дополнительно содержит генератор, псевдослучайных последовательностей , блок генераторов псевдослучайных последовательностей, блок аналоговых ключей, блок управлени  генераторами псевдослучайных последовательностей, цифровой формирователь задержки, блок цифровых формирователей задержки и аналоговый сумматор, выход которого  вл етс  информационным выходом устройства, вход соединен с аналоговым выходом генератора псевдослучайных последовательностей , а группа входов соединена с группой выходов блока аналоговых ключей, цифровой выход генера ора псевдослучайных пбследбвательнос тей соединен с входом цифрового формировател  задержки, выход которого соединен с третьим входом блока управлени  умножением, а адресный выход соединен с вторым входом второго блока, пам ти, группа цифровых выходов блока генераторов псевдослучайных последовательностей соединена с группой входов блока цифровых формирователей задержки, группа выходов которюго соединена с группой входов блока управлени  умножением, а группа адрес ных выходов соединена с группой входов второго блока пам ти, группа выходов блока управлени  генераторами псевдослучайных последовательностей соединена с группой управл ющих входов блока генераторов псевдослучайных последовательностей, группа аналоговых выходов которого соединен с группой входов блока ана;юговых ключей , четвертый выход блока управле .ни  соединен с первой группой управл ющих входов блока цифровых формирователей задержки, с первой и второй группами входов блока управлени  генераторами псевдослучайных последовательностей , с управл ющим входом генератора псевдослучайных последовательностей и с первым управл ющим входом цифрового формировател  задержки , п тый выход блока управлени  соединен с второй группой-управл ю- щих входов блока цифровых формирователей задержки, щестой выход блока управлени  соединен с группой управл ющих входов блока аналоговых ключей , второй управл ющий вход цифрового формировател  задержки подключен к третьему выходу блока управлени . Кроме того, цифровой формирователь задержки содержит блок регистров сдвига, цифровой коммутатор и счетчик адреса, первый выход которого  вл етс  адресным выходом формиро вател , второй выход счетчика адреса соединен с управл ющим входом цифрового коммутатора, информационный вход которого соединен с выходом блока регистров сдвига, а выход  вл етс  выходом формировател , информационный и управл ющий входы блока регистров сдвига  вл ютс  соответственно входом и первым управл ющим входом формировател , вторым управл  ющим входом формировател   вл етс  вход счетчика адреса. ® На фиг. 1 представлена блок-схема устройства; на фиг. 2 - приведена блок-схема блока управлени  (схема этого блока аналогична схеме блока управлени  прототипа 9 и техническа  реализаци  подобных блоков доста точно подробно изложена в , на фиг. 3 представлена блок-схема двухразр дного цифрового формировател  задержки (этому формирователю идентичны как любой из цифровых формирователей задержки блока, так PI цифровой формирователь задержки ; на фиг. k приведена блок-схема, по сн юща  принцип реализации блока управлени  умножением на примере, поЗ вол ющем проводить измерени   дер Вольтерра только первого и второго пор дков, техническа  реализаци  таких схем достаточно подробно изложена в 81 I на фиг.5 приведена блок-схема блока умножени  (техничес ка  реализаци  таких схем достаточно подробно изложена в L83 ; на фиг. 6 приведена блок-схема цифрового генератора троичной М-последовательности (такие генераторы подробно рассмотрены в . Устройство дл  определени   дер нелинейных объектов .1) содержит генератор 1 псевдослучайных последовательностей , блок 2 генераторов псевдослучайных последовательностей, блок 3 аналоговых ключей, блок 4 управлени  генераторами псевдослучайных последовательностей, аналоговый сумматор 5, объект 6 измерени , первый блок 7 пам ти, аналого-цифровой преобразователь (,ДЦП) 8, блок 9 умножени , блок 10 управлени  умножени ем, буферный регистр 11, второй блок 12 пам ти, блок 13 г)тображени  информации , цифровой формирователь И задержки, блок 15 цифровых формирователей задержки, блок 1б управлени . Группа аналоговых выходов блока 2 генераторов псевдослучайных последовательностей соединен с группой входов блока 3 аналоговых ключей, группа выходов которого вместе с аналоговым выходом генератора 1 псевдослучайных последовательностей соединена соответственно с группой входов и входом аналогового сумматора 5. Выход аналогового сумматора 5  вл етс  информационным выходом устройства и подключен к входу объекта 6 измерени , выход которого подключен к информационному входу первого блока 7 пам ти. Выход первого блока 7 пам ти соединен с информационным входом АЦП В, первый вход которого соединен с первым информационным входом б-лока 9 умножени , а второй выход соединен с первым входом блока 10 управлени  умножением. Выход блока 10 управлени  умножением соединен с первым управл ющим входом блока 9 умножени , второй информационный вход которого соединен с выходом второго блока 12 пам ти, а выхОд соединен с входом буферного регистра П. Выход буферного регистра 11 соединен с первым входом второго . блока 12 пам ти и с входом блока 13 отображени  информации. Цифровой выход генератора 1 псевдослучайных последовательностей соединен с входом цифрового формировател  14 задержки, выход которого соединен с третьим входом блока 10 управлени  умножением , а адресный выход соединен с вторым входом второго блока 12 пам ти . Группа цифровых выходов блока 2 генераторов псевдослучайных последовательностей соединена с группой входов блока 15 цифровых формирователей задержки, группа выходов которого соединена с группой входов блока 10 управлени  умножением, а группа адресных выходов соединена с группой входов второго блока 12 пам ти. Первый выход блока 16 управлени  соединен с управл ющими входами первого блока 7 пам ти и АЦП , 8, второй выход с вторым входом блока 10 управлени  умножением, третий выход с управл ющим входом буферного регистра 11 и вторыми управл ющими |Входами блока 9 умножени  и цифровоо формировател  задержки, четвертыи выход - с первой группой управл ющих входов блока 15 цифровых формирователей задержки., с Первой и второй группами управл ющих входов блока управлени  генераторами псевдослучайных последовательностей с управл ющим входом генератора 1 псевдослучайных последовательностей и первым управл ющим входом цифрового формировател  1 задержки, п тый выход - с второй группой управл ющих входов блока 15 цифровых формирователей задержки, а шестой выход - с группой управл ющих входов блока 3 аналоговых ключей. Группа выходов блока k управлени  генераторами псевдослучайных последовательностей соединена с группой управл ющих входов блока 2 генераторов псевдослучайных последовательностей. Блок 16 управлени  (фиг. 2) содержит триггер 17I пусковой вход 18 генератор 19 тактовых импульсов, первый блок 20 совпадени , делитель 21 частоты следовани  импульсов, регистр 22, первый 23 и второй 2k счетчики, блок 25 формирователей импульсов , блок 26 триггеров, второй блок 27 совпадени , группу входов 28 установки пор дка измер емого  дра, котора   вл етс  группой входов установки пор дка измер емого  дра устройства, первый 29, второй 30, третий 31, четвертый 32, п тый 33 и шестой выходы. Пусковой вход 18 подключен к единичному входу триг гера 17 и  вл етс  пусковым входом устройства. Единичный выход триггера 17 и выход генератора 19 тактовых импульсов соединены соответственно с первым и вторым входами первого блока 20 совпадени , выход которого соединен с входом делител  21 частоты следовани  имцульсов. Выход делител  21 частоты следовани  импульс(эв соединен с входом регистра 22, выход которого-соединен с входом первого счетчика 23- Каждый из входов группы 28 установки пор дка измер е го  дра соединен с входом соответствующего i-ro формировател  25 им пульсов (i 1, 2,..., п, где п число , определ емое максимальным . пор дком измер емых  дер нелинейных объектов) бхюка 25 формирователей импульсов. Группа выходов блока 25 формиров телей импульсов, соединена с группой входов блока 26 триггеров, группа 1 7 которого соединена с первой выходов группой входов второго блока 27 совпадени . Выходы второго блока 27 совпадени  и второго счетчика 2k подключены к нулевому входу триггера 17Двухразр дный цифровой формирователь 1+ и 15i задержки Гфиг. 3) содержит блок 152. Регистр ов сдвига,, цифровой коммутатор и счетчик 15. адреса. Вход блока 15 регистров сдвига  вл етс  входом формировател  а выход соединен с информационным входом цифрового коммутатора 15 выход которого р- -л етс  выходом формировател . Управл ющий (тактовый) вход блока 151 регистров сдвига  вл етс  первым управл ющим входом, формировател . Вход счетчика 151 адреса  вл етс  вторым управл ющим входом формировател , первый выход  вл етс  адресным выходом формировател , а второй выход соединен с управл ющим входом входом цифрового коммутатора ISlj. В свою очередь, блок 15. регистров сдвига состоит из двух К-разр дных сдвиговых регистров 35 и 36 (где К - число разр дов псевдослучайных последовательностей, генерируемых генератором 1 и генераторами блока 2). Информационные входы сдвиговых регистров 35 и 36 образуют вход блока 15. . а тактовые входы -, управл ющий (тактовый; вход этого же блока. Разр дные выходы сдвиговых регистров 35 и 36 образуют выход блока 15. Счетчик 15 адреса состоит из счетчика 37 и дешифратора ЗВ. Цифровой коммутатор состоит из двух элементов И и двух элементов ИЛИ 39 и 40, выходы которых образу.Ют выход цифрового коммутатора 15л Счетный вход счетчика 37  вл етс  входом счетчика 15 адреса, а разр дные выходы образуют первый выход счетчика 151 адреса и соединены с входами дешифратора 38,-выходы которого .образуют второй выход счетчика 15 адреса.. . Блок 10 управлени  умножением,позвол ющий проводить измерени   дер Вольтерра первого и второго пор дков, (фиг, k состоит из элементов И itl52 , ИЛИ.53, И , НЕ 58. Первые входы элементов И 5 и 55 и вход элемента НЕ 58 образуют первый вход блока 10 управлени  умножением, .вторые входы элемента И 50 и элемента ИЛИ 53 образуют его второй вход, а первые входы элементов И 5 и tS и вторые входы элементов И и iS образуют третий вход: . Первые входы элементов И kS и 50 образуют первый из группывходов блока 10 управлени  умножением, а выходы элементов И 59 и 60 образуют его выход. Блок 9 умножени  ( фиг. 5) состоит из элемента НЕ 61, элемента И б2, сумматора 63 по модулю два, сумматора , группысумматоров 65 по модул два и группы элементов И 66. Входы группы сумматоров б5 по модулю два образуют первый информационный вход блока 9 умножени , а входы сумматора 6 образуют второй информационный вход этого блока. Вход НЕ 61 и входы сумматора 63 по модулю два образуют первый управл ющий вход блока 9 умножени . Тактовый вход сумматора 6k  вл етс  вторым управл  ющим входом блока 9 умножени , а выходы .сумматора б  вл ютс  выходом этого блока. Каждый генератор псевдослучайных последовательностей ( генератор 1 и любой из генераторов блока 2) состоит из последовательно соединенных цифрового генератора 2(1) троичной ,М-последовательности и цифро-. аналогового преобразовател  ЦАП 2 Uj.) Управл ющий в-ход цифрового ген ратора троичной М-последовательности  вл етс  управл ющим входом генерато ра псевдослучайных последовательностей , а выход  вл етс  цифровым выхо дом того же генератора. Выход цифроаналогового преобразовател   вл етс  аналоговым выходом генератора псевдослучайных последовательностей, Цифровой генератор троичной М-последовательности (фиг. 6) состоит .из двух сдвиговых регистров б7 и 68, шести элементов И 69- и двух элементов ИЛИ 75-76. Кажда  группа элементов (одна элементы И и ИЛИ 75 и друга  элементы И 12-lk и ИЛИ 7б) образует сумматоры по модулю три, которые включены в цепи обратной св зи сдвиговых регистров 67 и 68. Блок 4 управлени  генераторами псев дослучайных последовательностей состоит из п независимых друг от друга управл ющих элементов, каждый из которых в свою очередь состоит из последовательно соединенных счетчика k , элемента НЕ t и б.лока V.J совпадени . Вход счет ,чика t  вл етс  первым управл ющим ВХОДОМ, а первый вход блока сов- i падени   вл етс  вторым управл ющим входом управл ющего элемента. Выход блока f совпадени   вл етс  выходом -управл ющего элемента. Совокупности входов и выходов управл ющих элементов составл ют соответствующие группы входов и выходов блока k управлени  генераторами псевдослучайных последовательностей. Суть измерени   дер Вольтерра Рго пор дка где Р- пор док нелинейности объекта измерени ) в предлагаемом устройстве заключаетс  в подаче на вход объекта измерени  суммы Р входных испытательных сигналов и усреднений в те.чение определенного времени произведени  выходного сигнала объекта измерени  с Р задержанными входными испытательными сигналами. Рассмотрим работу предлагаемого устройства в режиме измерени   дра Вольтерра второго пор дка. I Режим измерени   дра Вольтерра второго пор дка задаетс  по входу 28 блока 16 управлени  установкой в 1 соответствующего триггера блока 2б. При этом по сигналу с шестого выхода блока 16 управлени  открываетс  соответствующий аналоговый ключ в блоке 3. После поступлени  сигнала Пуск на вход 18 блока 16 управлени  триггер 17 устанавливаетс  в Ч, и тактовые импульсы из блока 16 управлени  начинают поступать на блоки устройства. На выходе Цифрового генератора 1 М-последовательности по витс  трехуровнева  Т1ифрова  периодическа  последовательность |х|(,,Т периода га .образованна  с помощью троичной М-последовательности 1V.. I длины m , согласно соотношению , « 1 1 г т; О 1 т-Г v где 5,- - значение сигнала в момент . времени 1 А , Ь. - период тактовых импульсов. Первый управл ющий элемент блока i управлени  генераторами псевдослучайных последовательностей блокирует поступление каждого т-го так-гового импульса на вход соответствующего (первого) цифрового генератора 2 М-последовательности, на выходе котоporo по вл етс  трехуровнева  периодическа  цифрова  последовательность J Хц J периода т , сочетающа  m М-последовательностейJv согласно соотношению X,- f ( 1 i т; QL Р -s. где@-операци  суммировани  по моду лю m . Цифровые периодические последовательности х и IX М с выходов цифровых генераторов и М-последовательностеи поступают на входы цифро-аналоговых преобразователей соответственно 12 и 2 , а также на входы цифровых формирователей 14 Сдвиговые регистры и 15 задержки , на сдвигающие входы которых поступаю т тактовые импульсы периода Д, содержит т/2  чеек, так что ма ксТ1мальное врем  задержки составл ет m А2. Аналоговые сигналы с выхода цифро аналоговых преобразователей Т и подаютс  на входы аналогового сумматора 5. выхЪдной сигнал которого воздействует на вход объекта 6 измерени . На вход счетчика 14 адреса из блока 16 управлени  подаютс  тактовые импульсы с частотой f . Е-.; л 2Л При этом последовательно опрашиваютс  все  чейки сдвигового регистра 14;J . Результаты опроса в виде цифрового двухразр дного кода с выхода цифрового коммутатора. 1 t поступают на блок 10 управлени  умноже нием. Одновременно блок 16 управлени  начинает выдавать с тактовой частотой f импульсы опроса второго блока 12 пам ти. Адреса опрашиваемых  чеек второго блока 12 пам ти формируютс  в счетчиках 14 и 15з Результаты опроса второго блока 12 ;.пам ти в виде цифрового кода посту|пают на второй информационный вх блока 9 умножени . Через определенный промежуток времени после пуска устройства, численно равного тЛ/2 блок 16 управлени  начинает посылать тактовые импульсы с частотой 1/Д на.управл ю щие (тактовые или синхронизирующие) входы первого блока 7 пам ти и аналого-цифрового преобразовател  8. Совместное действие первого блока 7 па м ти и АЦП 8 сводитс  к преобразованию 8течение интервала выборки Д , выходного сигнала объекта 6 измерени  в цифровой сигнал, включа  сигнал знака, который подаетс  на первый вход блока 10 управлени  умножителем На.первый информационный вход блока 9умножени  начинает поступать сигнал с выхода аналого-цифрового преобразовател  9,  вл ющийс  результатом аналого-цифрового преобразовани  текущего сигнала на выходе объекта 6 измерени . Блок 9 умножени , управл емый сигналами блока 10 управлени  умнсжением, выполн ет сложени , вычитани  или пропуска с кодовыми сигналами, поданнымина его информационные входы. Выходные сигналы блока ,9 умножени  поступают через буферный регистр,11 во второй блок 12 пам ти. Через отрезок времени, численно равный , после запуска аналогоцифрового преобразовател  8 в соответствующих  чейках второго блока 12 пам ти будет накоплено множество дискретизированных значений Z (С. Т-) причем Z (Xt .-Г;) КаЬ,(.Д , 1Д) дл  1 1, 2,..., т/2, где К - коэффициент преобразовани  предлагаемого устройства в режиме измерени   дра Воль-, терра второго пор дка, Ь2(Д, - значени   дер Вольтерра. вто1 ) рого пор дка дл  врененНых ординат (д, 1Л). & этот момент времени с п того выхода блока 16 управлени  поступает импульс в счетчик 15 адреса, увеличива  его содержимое на единицу. Начина  с этого момента в соответствующих  чейках второго блока 12 пам ти накапливатьс  множество дискретизированных значений zC ) пропорциональных значени м  дер Воль терра второго пор дка во временном сечении (2Д, 1Д). После подачи т/2 импульсов в счетчик 15 адреса, подача всех управл ющих импульсов из блока 16 управлени  прекращаетс . В соответствующих  чейках второго блока 12 пам ти хранитс  множество / дискретизированных значений . Z(t3,t)K,h,(jA, iA) ДЛЯ i 1, 2,..., m/2, ,2,...., m/2. Результаты измерений, хран щиес  во втором блоке 12 пам ти, параллельно

фиксируютс  в блоке 13 отображени  : информации.

Режим измерени   дра Вольтерра . первого пор дка (импульсной переходной характеристики первого пор дка) $ задаетс  по входу 28 блока 16 управлени . При этом по сигналу с шестого выхода блока 16 управлени  закрываетс  блок 3 аналоговых ключей, тем самым прекраща  поступление испыта- 0 тельного сигнала с группы аналоговых выходов блока 2 генераторов псевдослучайных последовательностей на вход аналогового сумматора 5После команды Пуск блок 16 управ-1$ лени  вырабатывает последовательность управл ющих команд, аналогичную случаю измерени   дра второго пор дка. Спуст  врем , численно равное тД/2 на первый информационный вход блока 20 9 умножени  начинает поступать кодовый сигнал с выхода аналого-цифрового преобразовател  8.

В течение интервала вь1борки Дна второй информационный вход блока 9 . 25 |yмнo)t(eни  поочередно поступает кодо1вый сигнал,  вл ющийс  результатом последовательного опроса  чеек второго блока 12 пам ти, в которых накапли ваетс  информаци  о значени х измер -jjj емых  дер. Адреса опрашиваемых  чеек второго блока 12 пам ти определ ютс  содержимым счетчика Й адреса. Блок 9 умножени , управл емый сигналами блока 10 управлени  умножением, выполн ет операции сложени , вычитани  -или пропуска с кодовыми сигналами , поданными на его два входа.

Через врем , численно равноеК  Д после запуска аналого-цифрового преобразовател  8, блок 16 управлени  прекращает выдачу всех управл ющих сигналов ( единичное состо ние счетчика 23 вызывает срабатывание блока

27 совпадени ). В соответствующих  чейках второго блока 12 пам ти нахо дитс  множество дискретизированных значений

Z (0,) K(i ) дл  i 1,2...m/2

где К - коэффициент преобразовани  предложенного устройства в режиме измерени   дра Вольтерра первого пор дка .

Результаты измерений, хран щиес  во втором бло.ке 12 пам ти параллельно фиксируютс  в блоке 13 отображени  информации.

Предлагаемое устройство по сравнению с прототипом позвол ет значительно повысить точность и быстродействи измерений  дер (импульсных переход|Ных характеристик) нелинейных объектов .

Поскольку в прототипе в качестве генератора испытательных сигналов используетс  генератор белого шума с ограниченной полосой частот, то ему присущи погрешности из-за конечного времениусреднени , что приводи к большим статическим флуктуаци м результатов измерений. Предлагаемое же устройство свободно от этого недостатка , так как в нем в качестве источников испытательных сигналов используютс  генераторы псевдослучайных последовательностей.

При одинаковой суммарной погрешности измерени  врем  измерений при использований предлагаемого устройства будет в k раза меньше по сравнению с временем измерени  при использовании прототипа. Это означает, что в четыре раза возрастает производительность измерений.

Фи9. 1

Фиг, г

Atf. в .

L| J 49.9

fut.f

О1п9

omit

Claims (2)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЯДЕР НЕЛИНЕЙНЫХ ОБЪЕКТОВ, содержащее первый блок памяти, информационный вход которого является информационным входом устройства, аналого-цифровой преобразователь, инфор мационный вход которого соединен с выходом первого блока памяти, блок умножения, первый информационный вход которого соединен с первым выходом аналого-цифрового преобразовате¹ ля, блок управления умножением, первый вход которого соединен с вторым выходом аналого-цифрового преобразователя, а выход соединен с первым управляющим входом блока умножения, g буферный регистр, вход которого сое- ® динен с выходом блока умножения, второй блок памяти, первый вход которого .соединен с выходом буферного регистра, а выход соединен с вторым информационным входом блока умножения, блок отображения информации, , вход которого подключен к выходу буферного регистра, блок управления, первый выход которого соединен с управляющими входами первого блока памяти и аналого-цифрового преобразователя, второй выход соединен, с вторым входом блока управления умножением, а третий выход соединен с управняющим входом буферного регистра и вторым управляющим входом блока . умножения, отличающееся тем, что, с целью повышения точности и быстродействия, оно дополнительно содержит генератор псевдослучайных последовательностей, блок генераторов псевдослучайных последовательностей, блок аналоговых ключей, блок управления генераторами псевдослучайных последовательностей, цифровой формирователь задержки, блок цифровых формирователей задержки и аналоговый сумматор, выход которого является информационным выходом устройства, вход соединен с аналоговым выходом генератора псевдослучайных последовательностей, а группа входов соединена с группой выходов блока аналоговых ключей, цифровой выход генератора псевдослучайных последовательностей соединен с входом цифрового формирователя задержки, выход которого соединен с третьим входом блока управления умножением, а адресный выход соединен с вторым входом второго блока памяти, группа цифровых выходов блока генераторов псевдослучайных последовательностей соединена с группой входов блока цифровых формирователей задержки, группа выходов которого соединена с группой входов блока управления умножением, а труп- па адресных выходов соединена с группой входов второго блока памяти,' группа выходов блока управления генераторами псевдослучайных последовательностей соединена с группой управляющих входов блока генератора псевдослучайных последовательностей, Группа аналоговых выходов которого соединена с группой входов блока аналоговых ключей, четвертый выход блока управления соединен с первой группой управляющих входов блока цифровых формирователей задержки, с с первой и второй группами входов |блока управления генераторами псевдо ’случайных последовательностей, с управляющим входом генератора псевдо случайных последовательностей и с первым управляющим входом цифрового формирователя задержки, пятый выход блока управления соединен с второй группой управляющих входов блока цифровых формирователей задержки, шестой выход блока управления соединен с группой управляющих входов блока аналоговых ключей, второй управляющий вход цифрового формирователя задержки подключен ;К третьему выходу блока управле ния.

2. Устройство по п. 1, отличающееся тем, что цифровой формирователь задержки содержит блок регистров сдвига, цифровой коммутатор и счетчик адреса, первый выход которого является адресным выходом формирователя, второй выход счетчика адреса соединен с управляющим входом цифрового коммутатора, информационный вход которого соединен с выходом блока регистров сдвига, а выход является выходом формирователя, информационный и управляющий входы блока регистров сдвига являются соответственно входом и первым управляющим входом формирователя, вторым управляющим входом формирователя является вход счетчика адреса.