SU677095A1 - Преобразователь кода числа в частоту следовани импульсов - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в частотно-цифровых приборах и в качестве магазина частот в измерительной технике.

Известен преобразователь кода числа в частоту следовани  импульсов, содержащий генератор импульсов, делитель частоты , счетчики, интегратор 1.

Однако это устройство обладает недостаточной точностью нреобразовани .

Известен преобразователь кода числа в частоту следовани  имп льсов, содержащий счетчики, блок сравнени , генераторы импульсов 2.

Цель изобретени  - повыщепие точности преобразовани .

Поставленна  цель достигаетс  тем, что в преобразователь кода числа в частоту следовани  импульсов, содержащий последовательно соединенные генератор импульсов , делитель частоты, первый элемент И и счетчик импульсов, а также триггер управлени , выход которого соединен с вторым входом первого элемента И, а входом подключен к выходу управл емого делител  частоты, счетчик обратных зиачений, вход которого через второй элемент И подключен к выходу генератора импульсов, и блок сравнени , входы которого подключены соответственно к выходам счетчика обратных значений и счетчика импульсов, выход блока сравнени  соединен с вторым входом счетчика импульсов непосредственно, а через инвертор подключен к выходной щине, дополнительно введены суммирующий счетчик , второй блок сравнени , регистр кода числа, числовой регнстр и триггер управлени , а также блок считывани . Чпсловой

регистр через блок считывани  соединен с входом суммирующего счетчика, второй блок сравнени  подключен соответственно к выходам регистра кода числа и выходам старщих разр дов суммирующего счетчика.

Выход блока сравнени  соединен с вторым входом второго элемента И и первым входом донолнительного триггера управлени . Выход дополнительного трнггера управлени  соединен с третьим входом второго элемента И. Второй вход дополнительного триггера управлени  соединен с входом числового регистра, а второй вход блока считывани  соединен с выходом второго элемента И.

Па фиг. 1 изображена стрзктурна  электрическа  схема преобразовател  кода числа в частоту следовани  импульсов; на фиг. 2, а - и даны временные диаграммы. Преобразователь кода числа в частоту

следовани  импульсов содержит элементы

И 1, 2, инвертор 3, блок 4 сравнени , генератор 5 имнзльсов, счетчнк 6 импульсов, управл емый делитель 7 частоты, регистр 8 кода числа, числовой регистр 9, дополнительный триггер 10 управлени , триггер II управлени  и входные шины 12, 13, 14 из которых перва  подключена к входу регистра 8 кода числа, втора  - к входу числового регистра 9 и первому входу дополнительного триггера 10, треть  - к одному из входов триггера 11 управлени  и шиной 15 местного сброса, счетчик 16 обратных значений , блок 17 считывани , суммирующий счетчик 18, второй блок 18 сравнени  и выходную шину 20.

На фиг. 2, а показаны импульсы o6pani.eни  к нреобразователю, поступаюш,ие через врем  ti- С поступлением обращени  все элементы пам ти преобразовател  за врем  4 обнул ютс , при этом на пр мых плечах триггеров счетчика 16 обратных значений устанавливаютс  единичные уровни напр жени .

По шине 12 в регистр 8 кода числа по условию задачи заноситс  код числа .V (Л - максимальное число импульсов, которое необходимо получить на выходе преобразовател  за цикл преобразовани  4). Число разр дов регистра 8 кода числа выбираетс  на некоторое число иор дков больше, чем число N, определ емое требуемой точностью , предъ вл емой к равномерности распределени  импульсов в пикле преобразовани  (фиг. 2д, t).

По шине 13 в числовой регистр записываетс  текущий код параметра, например приращение скорости, ускорение и т. д.

Код может принимать последовательные значени  от 000... О до 111... 1, т. е. до максимального кода числа N (фиг. 2,6).

Код в числовой регистр заноситс  по признаку в виде поступающего стробирующего импульса (фиг. 2, s), который поступает на первый вход дополнительного триггера 10 управлени , последний измен ет свое состо ние , а его выходной сигнал разрещает прохождение импульсов с генератора 5 импульсов на вход счетчика 16 обратных значений через элемент И 2 и одновременно на один из входов блока 17 считывани .

С каждым импульсом информаци  числового регистра 9 параллельным кодом считываетс  в младщие разр ды суммирующего счетчика 18. Блок 19 сравнени  кодов сравнивает число в старших разр дах суммируюп1;его счетчика 18 с числом в регистре 8 кода числа. В момент равенства чисел, записанных в суммирующем счетчике 18 и регистре 8 кода числа блок 19 сравпени  кодов формирует сигнал, который одновременно поступает на вход элемента И 2 и второй вход дополнительного триггера 10 управлени , который измен ет свое состо ние , а сигнал с его выхода запрещает поступление импульсов в счетчик 16 и на блок 17 считывани .

Число, записанное в счетчик обратных значений, определ ет коэффициент пересчета счетчика 6 импульсов на единицу меньше , так как исходное состо ние счетчика обратных значений прин то единичным.

Признаком начала цикла преобразовани   вл етс  импульс, поступающий по шине 14

на вход триггера 10 управлени  (фиг. 2, г), который измен ет свое состо ние, а сигнал с его выхода (фиг. 2, д разрешает поступление импульсов с управл емого делител  7 частоты иа вход счетчика 6 импульсов и

одновременно на вход блока 4 сравнени .

В тот момент, когда логическое произведение па входах блока 4 сравпени  становитс  равным единице и поступает очередной входной сигнал с управл емого делител  7 частоты, с его выхода поступает импульс на установочные входы триггеров 211-21„ счетчика 6 импульеов и производит его сброс в исходное состо ние. Одновременно этот имнульс через инвертор 3 поступает но шине 20 на выход преобразоватеоТ .

Так как импульсы на вход счетчика поступают непрерывно в течение цикла преобразовани  (фиг. 2, е), то каждый раз

после сброса счетчика 6 импульсов, он вновь начинает отсчитывать импульсы, и процесс повтор етс .

После того как управл емый делитель 7 частоты отсчитывает количество импульсов , равное числу Л , записанному в регистр 8 кода чпсла, па его выходе формируетс  , по которому триггер 11 управлени  возвращаетс  в исходпое состо ние, а по шине 15 местного сброса нроисходит обнуление всех остальных элементов пам ти преобразовател .

Таким образом, на выход 20 преобразовател  поступает количество импульсов, равпое числу, записапному в числовом регистре 9. По вление первого выходного импульса и промежутки между импульсами на выходе определ ютс  кодом числа, записанного в счетчике обратных значений и частотой управл емого делител  7.

Частота управл емого делител  определ етс 

1 t

j

Г„

дел

где - частота следовани  импульсов с управл емого делител  частоты; TO - период формировани  одного импульса в цикле преобразовани ;

t-врем  цикла преобразовани ; N-максимальпое число импульсов на выходе преобразовател , которое известпо из услови  задачи .

При коде дес тичного числа четыре, записанного в числовом регистре 9 (фиг. 2,ж) на выход преобразовател  поступают только четыре импульса, равномерно распределенных в цикле преобразовани  t, (фиг. 2,5).

На фиг. 2,3, и показано распределение имп)льсов на выходе преобразовател  в случае, когда в числовом регистре записан код нечетного дес тичного числа 5 и код, соответствующий числу N, равному 24.

Claims (2)

1.Патент Японии № 49-21824, 98(5) с. 31, 09.04.69.

2.Авторское свидетельство СССР № 449444, кл. Н ОЗК 13/02, 25.09.72.