SU1427365A1 - Генератор случайного процесса - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  решени  задач исследовани  и оптимизации структуры сложных систем. Целью изобретени   вл етс  повьшение точности генератора. Генератор случайного процесса содержит генератор 1 импульсов, датчик 2 случайных чисел, блок 3 пам ти, блок 4 управлени , счетчик 5, регистры 6,7, делитель частоты 8, реверсивный счетчик 9, преобразователи код-напр жение 10, 11, элементы И 12-14, регистр 15, триггер 16, блок 17 по модулю два. 1 з.п. ф-лы, 3 ил.

Description

(Л

с

4

ю

САЭ Oi

сл

Изобретение относитс  к вьиисли- тельной технике и может быть использовано при построении моделирующей аппаратуры дл  решени  задач исследований , и оптимизации структуры сложных систем, дл  автоматизации испытаний на вибрационные, ударные, электрические и другие виды воздействий.

Цель изобретени  - повышение точности генератора.

На фиг. 1 изображена структурна  схема генератора; на фиг. 2 - то же, блока управлени ; на фиг. 3 - временна  диаграмма цикла работы блока управлени .

Генератор содержит генератор 1 им пульсов, датчик 2 случайных чисел, блок 3 пам ти, блок 4 управлени , счетчик 5, регистры 6,7, делитель 8 частоты, реверсивный счетчик 9, преоразователи код - напр жение 10, 11, элементы И 12-14, регистр.пам ти 15, триггер 16, блок 17 сумматоров по модулю два. Блок управлени  содержит формирователь 18 импульсов, триггеры 19-22, элементы И 23-24, элемент ИЛИ 25.

Рассмотрим функционирование уст

ройства на i-ом цикле с момента окон-30 12, и на выходе устройства сохран 40

чани  формировани  длительности (i-1)- ой паузы. По сигналу переполнени  : из счетчика 5 в этот счетчик заноситс  код длительности i-вй паузы, хра- нившийс  в регистре 6 а на выходе блока управлени  3 (фиг. 2), устанавливаетс  единичный потенциал (фиг.З), разрешающий прохождение тактовых импульсов с выхода генератора 1 импульсов через элемент И 12 на информационный вход-делител  8 частоты. Коэффициент делени  делител  8 частоты задаетс  кодом, хран щимс  в регистре 7, и определ ет частоту смены Состо ний реверсивного счетчика 15 9 и соответственно, длительность импульса на выходе устройства. По мере поступлени  импульсов на входе реверсивного счетчика 9 последний увеличивает свое состо ние, которое преобразуетс  преобразователем код-на- пр же ме 10 в непрерывный электрический сигнал, пол рность которого определ етс  состо нием триггеда 16. Преобразователь код-напр жение 11 усиливает данное напр жение в соответствии с кодом, задающим значение амплитуды и хран щимс  в течение всего времени формировани  процесса в

етс  нулевой уровень, сГ)- единичный потенциал с п того выхода блока 4 разрешает прохождение тактовых импульсов через элемент И 13 на счет- 25 ньй выход счетчика импульсов 5, ко- торый последовательно уменьшает свое состо ние на единицу, формиру  длительность паузы; Ь)- по двум импульсам с первого выхода блока 4 дат чик 2 случайных чисел формирует последовательно два равномерно распределенных случайных числа, задающих адреса блока 3 пам ти;. i) - импульса . ми с второго и четвертого выходов блока 4 осуш,ествл етс  последовательное считывание по формируемым датчиком 2 случайных чисел адресам кодов, задающих соответственно значени  паузы и длительности импульса на (i+1)-oM цикле и внесение этих кодов соответственно в регистры 6 и 7, а также установка равноверо тного состо ни  триггера 16.

50

55

При достижении счетчиком 5 нулевого состо ни  формирование длительности i-ой паузы заканчиваетс ,и опи санный процесс генерации циклически повтор етс .

регистре 15. Реверсивный счетчик 9 последовательно измен ет свое состо ние до максимального, при возникновении сигнала переполнени  он переключаетс  на режим обратного счета и последовательно измен ет состо ние от максимального до нулевого. Таким образом , в течение времени, когда разрешено поступление импульсов на счетный вход реверсивного счетчика 9, на выходе устройства формируетс  равнобедренный треугольный импульс, пол рность которого равноверо тно оп- ределена на (i-l)-OM цикле работы устройства, длительность также задана кодом, выбранным из последовательности кодов закона распределени  длительностей.

При достижении реверсивным счетчиком 9 нулевого состо ни  на выходе элемента И 14 устанавливаетс  уро

вень 1 Vno которому на выходах блока управлени  4 (фиг. 2) формируютс  сигналы согласно временной диаграмме: , а - низкий уровень с п того выхода блока управлени  4 запрещает прохождение импульсов с выхода генератора 1 импульсов через элемент И

0

15

етс  нулевой уровень, сГ)- единичный потенциал с п того выхода блока 4 разрешает прохождение тактовых импульсов через элемент И 13 на счет- 5 ньй выход счетчика импульсов 5, ко- . торый последовательно уменьшает свое состо ние на единицу, формиру  длительность паузы; Ь)- по двум импульсам с первого выхода блока 4 датчик 2 случайных чисел формирует последовательно два равномерно распределенных случайных числа, задающих адреса блока 3 пам ти;. i) - импульса- .ми с второго и четвертого выходов блока 4 осуш,ествл етс  последовательное считывание по формируемым датчиком 2 случайных чисел адресам кодов, задающих соответственно значени  паузы и длительности импульса на (i+1)-oM цикле и внесение этих кодов соответственно в регистры 6 и 7, а также установка равноверо тного состо ни  триггера 16.

0

При достижении счетчиком 5 нулевого состо ни  формирование длительности i-ой паузы заканчиваетс ,и описанный процесс генерации циклически повтор етс .

Claims (2)

1. Генератор сл пайного процесса, содержащий блок пам ти, генератор им- пульсов, датчик случайных чисел, блок управлени , первый вход которого соединен с выходом счетчика,первый выход блока управлени  соединен с входом Опрос датчика случайных числе, вто- рой выход блока управлени  соединен с входом синхронизации первого регистра третий выход блока управлени  соедине с входом синхронизации второго регистра , делитель частоты, вход которо- го соединен со счетным входом реверт- сивного счетчика, первый и второй преобразователи код - напр жение, причем выход первого преобразовател  код - напр жение соединен с входом задани  опорного напр жени  второго преобразовател  код - напр жение, отличающийс  тем, что, с целью повышени  точности, в него введены три элемента И, регистр пам ти, триггер, блок сумматоров по модулю два, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И и с -вторым входом блока управлени , третий вход которого соединен с выходом третьего элемента И, входы которого соединены с соответствующими разр дными выходами счетчика и первой группой входов блока сумматоров по модулю два, вто- ра  группа входов которого соединена с инверсным выходом, триггера, пр мой выход которого соединен с входом старшего разр да первого преобразовател  код - напр жение, входы младших раз- р дов которого соединены с выходами блока сумматоров по модулю два, четвертый вькод блока управлени  соединен с вторым входом второго элемента И, выход которого соединен с информа- ционным входом делител  частоты, вход задани  коэффициента делени  которого соединен с выходом второго регистра , информационный вход которого соединен с информационным входом

первого регистра и с выходом блока пам ти, адерсный вход которого соединен с разр дным выходом датчика случайных чисел, выход первого разр да которого соединен, с информаци-

онным входом триггера, вход синхронизации которого соединен с третьим выходом блока управлени  и первым входом чтени  блока пам ти, второй вход чтени  которого соединен с-вторым выходом блока управлени , п тый выход которого соединен со вторым входом первого элемента И, выход которого соединен со счетным входом счетчика, вход предварительной установки которого соединен с вькодом первого регистра, выход регистра пам ти соединен с информационным входом второго преобразовател  код-на- пр же ние, выход которого  вл етс  выходом генератора.

2. Генератор по п. 1, о т л и - чающийс  тем, что блок управлени  содержит формирователь импульсов , четьфе триггера, два элемента И, элемент ИЛИ, причем выход формировател  импульсов соединен со счетным входом.первого триггера, пр мой выход которого соединен с информацион- ным входом второго триггера, пр мой вькод которого соединен со счетным входом третьего триггера, пр мой выход которого соединен со счетным входом четвертого триггера, инверсный выход которого соединен с входом об нулёни  второго тригг.ера, выход которого соединен с первыми входами первого и второго элементов И, выход второго элемента И соединен с первым входом элемента ИЛИ, выход которого  вл етс  первым вькодом блока инверсный выход третьего триггера соединен с вторым входом первого эле мецта И, выход которого соединен с вторым входом элемента ИЛИ и  вл етс  четвертым выходом блока, инверсный выход первого триггера  вл етс  третьим выходом блока, выход второго элемента И  вл етс  вторым выходбм блока, пр мой выход первого триг ге- ра  вл етс  п тым выходом блока, вход обнулени  первого триггера соединен с входом обнулений четвертого триггера и  вл етс  первым входом блока, вход синхронизации второго триггера  вл етс  вторым входом блока , вход формировател  импульсов  вл етс  третьим входом блока.