JPH0769996B2 - 同時計測デ−タの伝送方式 - Google Patents
同時計測デ−タの伝送方式Info
- Publication number
- JPH0769996B2 JPH0769996B2 JP62180103A JP18010387A JPH0769996B2 JP H0769996 B2 JPH0769996 B2 JP H0769996B2 JP 62180103 A JP62180103 A JP 62180103A JP 18010387 A JP18010387 A JP 18010387A JP H0769996 B2 JPH0769996 B2 JP H0769996B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial data
- mth
- timing
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ伝送方式に関し、特に複数箇所の同時刻
の計測データを一連のシーケンシャルデータとして伝送
するのに適した同時計測データの伝送方式に関する。
の計測データを一連のシーケンシャルデータとして伝送
するのに適した同時計測データの伝送方式に関する。
（従来の技術） 通常、温度や圧力等を電気的に計測する場合、計測値は
アナログ信号で得られる。しかし、複数点において計測
を行い、しかも複数種類の計測値を遠隔地に伝送する必
要のある場合、アナログ信号はディジタル信号に変換
し、加えて伝送線の数を減らすために複数種類のディジ
タル信号を時分割的にシリアル伝送することが行われ
る。
アナログ信号で得られる。しかし、複数点において計測
を行い、しかも複数種類の計測値を遠隔地に伝送する必
要のある場合、アナログ信号はディジタル信号に変換
し、加えて伝送線の数を減らすために複数種類のディジ
タル信号を時分割的にシリアル伝送することが行われ
る。
（発明が解決しようとする問題点） しかしながら、このような伝送方式では、複数の計測値
の同時性の欠除が避けられないし、複数の計測値を一箇
所で取りまとめる必要がある。例えば、印刷機のインキ
ローラ上のローラ軸方向のインキ膜厚分布を計測する場
合、計測点は複数点でしかも計測値の取得タイミングも
同時であることが望ましい。しかし上記の伝送方式では
複数種類の計測値を、例えばA/D変換器のスイッチング
機構により順次スキャンすることで伝送線にのせるの
で、計測値の取得タイミングには時間的にずれが生ず
る。以上のような観点から、本発明は同時に計測された
多量のデータを最小の伝送線で伝送することのできる同
時計測データの伝送方式を提供することを目的とする。
の同時性の欠除が避けられないし、複数の計測値を一箇
所で取りまとめる必要がある。例えば、印刷機のインキ
ローラ上のローラ軸方向のインキ膜厚分布を計測する場
合、計測点は複数点でしかも計測値の取得タイミングも
同時であることが望ましい。しかし上記の伝送方式では
複数種類の計測値を、例えばA/D変換器のスイッチング
機構により順次スキャンすることで伝送線にのせるの
で、計測値の取得タイミングには時間的にずれが生ず
る。以上のような観点から、本発明は同時に計測された
多量のデータを最小の伝送線で伝送することのできる同
時計測データの伝送方式を提供することを目的とする。
（問題点を解決するための手段） 本発明による伝送方式は、アナログ計測信号をディジタ
ルデータに変換するA/D変換部と該A/D変換部からのデー
タをシリアルデータに変換するシリアルデータ生成部と
から成る変換ユニットを複数組カスケード接続し、前記
複数の変換ユニットのA/D変換部に対してデータ取得タ
イミングを規定するタイミング設定手段を備えて前記各
A/D変換部のデータ取得タイミングを同時とし、更に、
これと異なるタイミングで読出し命令を発することで、
１回の動作で複数箇所の計測データをシーケンシャルに
読出し可能としたことを特徴とする。
ルデータに変換するA/D変換部と該A/D変換部からのデー
タをシリアルデータに変換するシリアルデータ生成部と
から成る変換ユニットを複数組カスケード接続し、前記
複数の変換ユニットのA/D変換部に対してデータ取得タ
イミングを規定するタイミング設定手段を備えて前記各
A/D変換部のデータ取得タイミングを同時とし、更に、
これと異なるタイミングで読出し命令を発することで、
１回の動作で複数箇所の計測データをシーケンシャルに
読出し可能としたことを特徴とする。
（実施例） 以下に、本発明の実施例を図面を参照して説明する。
第２図は本発明の要部をなす変換ユニットの構成を示
し、アナログ入力AiをシリアルデータSoに変換するもの
である。変換ユニット１は、アナログ入力Aiの増幅器11
とA/D変換器12及びA/D変換器12からのパラレルディジタ
ルデータをシリアルデータに変換するシリアルデータ生
成部13とを含んでいる。なお、A/D変換器12は増幅器11
からのアナログデータをｎビットのパラレルデータに変
換し、その変換タイミングは外部トリガTrで規定され
る。A/D変換器12はまた、ｎビットのパラレルデータを
保持するバッファ機能をも有している。
し、アナログ入力AiをシリアルデータSoに変換するもの
である。変換ユニット１は、アナログ入力Aiの増幅器11
とA/D変換器12及びA/D変換器12からのパラレルディジタ
ルデータをシリアルデータに変換するシリアルデータ生
成部13とを含んでいる。なお、A/D変換器12は増幅器11
からのアナログデータをｎビットのパラレルデータに変
換し、その変換タイミングは外部トリガTrで規定され
る。A/D変換器12はまた、ｎビットのパラレルデータを
保持するバッファ機能をも有している。
第３図はシリアルデータ生成部13の構成を示し、パラレ
ル、シリアルのいずれでも入力可能でロード／シフト切
換機能を有するシフトレジスタ131とパリティコードジ
ェネレータ132とを有している。なお、ここではデータ
フォーマットの例として、８ビットのデータに１ビット
のスタートビット、１ビットのパリティビット、２ビッ
トのストップビットを付加する場合をあげている。シリ
アルデータ生成部13は、シリアルデータSiについてはそ
のままシリアルデータSoとして出力し、A/D変換器12か
らの８ビットのパラレルデータに対しては、先頭にスタ
ートビット、後ろにパリティビット及びストップビット
を付加した形でシリアルデータSoとして出力する。
ル、シリアルのいずれでも入力可能でロード／シフト切
換機能を有するシフトレジスタ131とパリティコードジ
ェネレータ132とを有している。なお、ここではデータ
フォーマットの例として、８ビットのデータに１ビット
のスタートビット、１ビットのパリティビット、２ビッ
トのストップビットを付加する場合をあげている。シリ
アルデータ生成部13は、シリアルデータSiについてはそ
のままシリアルデータSoとして出力し、A/D変換器12か
らの８ビットのパラレルデータに対しては、先頭にスタ
ートビット、後ろにパリティビット及びストップビット
を付加した形でシリアルデータSoとして出力する。
第１図は本発明による伝送方式の要部の構成図であり、
第２図に示した変換ユニット１をｍ個（ｍは正の整数）
カスケード接続して成る。すなわち、各変換ユニットの
シリアルデータ生成部を直列接続している。各変換ユニ
ット１−１〜１−ｍは外部トリガTr1によりA/D変換器の
変換タイミング、すなわちデータ取得タイミングが規定
される。また、外部トリガTr1をタイミングコントロー
ラ２を経由させて得られる第１のタイミングパルスTm1
でA/D変換器内のバッファにおけるラッチタイミングが
規定され、第２のタイミングパルスTm2でシリアルデー
タ生成部のシフトタイミングが規定される。３はデータ
解析部であり、すべての変換ユニット１−１〜１−ｍを
経由してきたシリアルデータを解析する。
第２図に示した変換ユニット１をｍ個（ｍは正の整数）
カスケード接続して成る。すなわち、各変換ユニットの
シリアルデータ生成部を直列接続している。各変換ユニ
ット１−１〜１−ｍは外部トリガTr1によりA/D変換器の
変換タイミング、すなわちデータ取得タイミングが規定
される。また、外部トリガTr1をタイミングコントロー
ラ２を経由させて得られる第１のタイミングパルスTm1
でA/D変換器内のバッファにおけるラッチタイミングが
規定され、第２のタイミングパルスTm2でシリアルデー
タ生成部のシフトタイミングが規定される。３はデータ
解析部であり、すべての変換ユニット１−１〜１−ｍを
経由してきたシリアルデータを解析する。
本方式では複数の計測点からのアナログ計測データがチ
ャネルcho〜chmのデータとして変換ユニット１−１〜１
−ｍに入力され、外部トリガTr1に応じてディジタル信
号に変換されてからシリアルデータDIがデータ解析部３
に出力される。ここで、外部トリガTr1は被計測部にお
いて電気あるいは機械的手段により発生される信号、例
えば前記したインキローラのインキ膜厚分布計測の場
合、インキローラ１回転毎に周期的に発生される信号で
ある。リード要求Readは定周期あるいは必要に応じキー
入力等によりデータ解析部３から発生される信号であ
る。
ャネルcho〜chmのデータとして変換ユニット１−１〜１
−ｍに入力され、外部トリガTr1に応じてディジタル信
号に変換されてからシリアルデータDIがデータ解析部３
に出力される。ここで、外部トリガTr1は被計測部にお
いて電気あるいは機械的手段により発生される信号、例
えば前記したインキローラのインキ膜厚分布計測の場
合、インキローラ１回転毎に周期的に発生される信号で
ある。リード要求Readは定周期あるいは必要に応じキー
入力等によりデータ解析部３から発生される信号であ
る。
タイミングコントローラ２は外部トリガTr1とリード要
求Readとのタイミング調停を行うものであり、外部トリ
ガTr1を優先してデータ出力動作が行われるようにす
る。すなわち、外部トリガTr1の入力があると、リード
要求Readとは無関係に各変換ユニットのA/D変換器にお
いて同時にA/D変換が行われ、変換されたディジタルデ
ータはA/D変換器内のバッファに格納される。タイミン
グコントローラ２は遅延回路を内蔵しており、外部トリ
ガTr1を一定時間遅延させた第１のタイミングパルスTm1
を出力し、その後12×ｍ個の第２のタイミングパルスT
m2を時系列的に出力する。第１のタイミングパルスTm1
発生のための遅延時間はA/D変換器においてA/D変換を行
うのに要する時間である。かくして、リード要求Readよ
り外部トリガTr1の方が先であれば、各変換ユニットで
は第１のタイミングパルスTm1でA/D変換器内のバッファ
に格納されているデータをシリアルデータ生成部へラッ
チし、第２のタイミングパルスTm2でシリアルデータ生
成部内のラッチデータをシフトさせてシリアルデータを
出力する。
求Readとのタイミング調停を行うものであり、外部トリ
ガTr1を優先してデータ出力動作が行われるようにす
る。すなわち、外部トリガTr1の入力があると、リード
要求Readとは無関係に各変換ユニットのA/D変換器にお
いて同時にA/D変換が行われ、変換されたディジタルデ
ータはA/D変換器内のバッファに格納される。タイミン
グコントローラ２は遅延回路を内蔵しており、外部トリ
ガTr1を一定時間遅延させた第１のタイミングパルスTm1
を出力し、その後12×ｍ個の第２のタイミングパルスT
m2を時系列的に出力する。第１のタイミングパルスTm1
発生のための遅延時間はA/D変換器においてA/D変換を行
うのに要する時間である。かくして、リード要求Readよ
り外部トリガTr1の方が先であれば、各変換ユニットで
は第１のタイミングパルスTm1でA/D変換器内のバッファ
に格納されているデータをシリアルデータ生成部へラッ
チし、第２のタイミングパルスTm2でシリアルデータ生
成部内のラッチデータをシフトさせてシリアルデータを
出力する。
一方、外部トリガTr1よりリード要求Readの方が先であ
れば、タイミングコントローラ２はシリアルデータ生成
部内でのシフト動作がすべて終了してからA/D変換器の
バッファに格納されているデータをシリアルデータ生成
部へラッチするよう制御する。
れば、タイミングコントローラ２はシリアルデータ生成
部内でのシフト動作がすべて終了してからA/D変換器の
バッファに格納されているデータをシリアルデータ生成
部へラッチするよう制御する。
以上説明したように、本伝送方式は複数の同時計測デー
タをシリアルデータとして出力でき、データ長固定、す
なわち等質な分布的な量を計測するのに適している。ま
た、計測点が離れておりアナログ計測信号を１箇所に集
中させてA/D変換することが困難な場合にも有効に用い
ることができる。なお、本発明は実施例に限定されるも
のではなく、シリアルデータ生成部へのディジタルデー
タのビット数、付加するビットの態様等は任意に変更可
能である。
タをシリアルデータとして出力でき、データ長固定、す
なわち等質な分布的な量を計測するのに適している。ま
た、計測点が離れておりアナログ計測信号を１箇所に集
中させてA/D変換することが困難な場合にも有効に用い
ることができる。なお、本発明は実施例に限定されるも
のではなく、シリアルデータ生成部へのディジタルデー
タのビット数、付加するビットの態様等は任意に変更可
能である。
（発明の効果） 本発明によれば、アナログ計測信号をディジタルデータ
に変換するA/D変換部とシリアルデータ生成部とを含む
変換ユニットを複数組シリアルに結び、各変換ユニット
におけるA/D変換のタイミング信号を共通にすることで
同時計測が可能であり、これらのデータをシフト命令に
よりシリアルデータとして取り出すことができるので、
伝送線数を少なくすることができる。
に変換するA/D変換部とシリアルデータ生成部とを含む
変換ユニットを複数組シリアルに結び、各変換ユニット
におけるA/D変換のタイミング信号を共通にすることで
同時計測が可能であり、これらのデータをシフト命令に
よりシリアルデータとして取り出すことができるので、
伝送線数を少なくすることができる。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図中の変換ユニットの構成図、第３図は第２
図中のシリアルデータ生成部の構成図。 図中、１は変換ユニット、２はタイミングローラ、３は
データ解析部。
２図は第１図中の変換ユニットの構成図、第３図は第２
図中のシリアルデータ生成部の構成図。 図中、１は変換ユニット、２はタイミングローラ、３は
データ解析部。
Claims (1)
- 【請求項１】それぞれ第１〜第ｍのアナログ入力端子か
ら入力されたアナログ計測信号をデジタルデータに変換
し、第１〜第ｍのトリガ入力端子をもつ第１〜第ｍのA/
D変換部と、各々シリアルデータ入力端子、シフト端
子、ラッチ端子、及びシリアルデータ出力端子をもち、
該第１〜第ｍのA/D変換部からのデータをシリアルデー
タに変換する第１〜第ｍのシリアルデータ生成部とを含
む第１〜第ｍの変換ユニットをカスケード接続し、第ｉ
（ｉ＝１〜ｍ−１）のシリアルデータ生成部の前記シリ
アルデータ出力端子が第（ｉ＋１）のシリアルデータ生
成部のシリアルデータ入力端子に接続され、トリガを入
力するためのトリガ信号線を前記第１〜第ｍのトリガ入
力端子に共通接続し、前記デジタルデータをラッチする
ためのラッチタイミング信号を入力するラッチタイミン
グ信号線を前記各ラッチ端子に共通接続し、前記第１〜
第ｍのシリアルデータ生成部内のラッチデータをシフト
するためのシフトタイミング信号を入力するシフトタイ
ミング信号線を前記各シフト端子に共通接続し、前記第
１〜第ｍのA/D変換部に対して前記トリガを供給するこ
とによりデータ取得タイミングを規定するタイミング設
定手段を備え、前記各A/D変換部のデータ取得タイミン
グを同時とし、更に、これと異なるタイミングで発せら
れた読み出し命令に応答して前記ラッチタイミング信号
及び前記シフトタイミング信号を発することで、１回の
動作で複数箇所の計測データをシーケンシャルに読み出
し可能としたタイミングコントローラを備えたことを特
徴とする同時計測データの伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62180103A JPH0769996B2 (ja) | 1987-07-21 | 1987-07-21 | 同時計測デ−タの伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62180103A JPH0769996B2 (ja) | 1987-07-21 | 1987-07-21 | 同時計測デ−タの伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6425300A JPS6425300A (en) | 1989-01-27 |
| JPH0769996B2 true JPH0769996B2 (ja) | 1995-07-31 |
Family
ID=16077479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62180103A Expired - Lifetime JPH0769996B2 (ja) | 1987-07-21 | 1987-07-21 | 同時計測デ−タの伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769996B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2598352B2 (ja) * | 1991-12-02 | 1997-04-09 | 山武ハネウエル株式会社 | 測定装置 |
| JP4246538B2 (ja) * | 2003-04-23 | 2009-04-02 | 株式会社ミツトヨ | エンコーダのデータ送受信方法及び装置 |
| JP2006293952A (ja) * | 2005-04-07 | 2006-10-26 | Anywire:Kk | マッピングセンサ回路 |
| US7991521B2 (en) * | 2006-02-01 | 2011-08-02 | Jervis B. Webb Company | Variable path automated guided vehicle |
| DE102012203968A1 (de) * | 2012-03-14 | 2013-09-19 | Robert Bosch Gmbh | Mehrkanalige Sensoreinheit und zugehöriges Betriebsverfahren |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59197999A (ja) * | 1983-04-22 | 1984-11-09 | 横河電機株式会社 | 多点デ−タ計測装置 |
-
1987
- 1987-07-21 JP JP62180103A patent/JPH0769996B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6425300A (en) | 1989-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777356B2 (ja) | 直列／並列変換装置 | |
| JPH0769996B2 (ja) | 同時計測デ−タの伝送方式 | |
| SU720734A1 (ru) | Устройство дл многоканальной передачи сигналов с коррекцией ошибок | |
| SU832754A1 (ru) | Устройство дл передачи цифровойМНОгОКАНАльНОй иНфОРМАции | |
| JP2925443B2 (ja) | 電子式計測器 | |
| JPH0370415B2 (ja) | ||
| SU1096658A1 (ru) | Цифрова контрольно-измерительна система | |
| US5204833A (en) | Method and apparatus for recording waveform | |
| SU617777A1 (ru) | Устройство дл считывани графической информации | |
| SU506849A1 (ru) | Устройство дл выфода данных цифровой интегрирующей структуры | |
| JPH05152955A (ja) | データ処理装置 | |
| JPH1090308A (ja) | 電気測定器の信号入力装置 | |
| SU1008747A1 (ru) | Устройство дл определени дер нелинейных объектов | |
| SU1383508A1 (ru) | Преобразователь последовательного кода в параллельный | |
| SU658586A1 (ru) | Многоканальный преобразователь напр жени в код | |
| SU1741270A1 (ru) | Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием | |
| SU851394A1 (ru) | Преобразователь двоичного кода вдВОичНО-дЕС ТичНый | |
| SU1377888A1 (ru) | Устройство дл приема и воспроизведени телеизмерений | |
| SU1441338A1 (ru) | Устройство дл контрол формирователей сигналов основных цветов телевизионных приемников | |
| SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
| JP2749057B2 (ja) | シーケンスコントローラ | |
| SU1424127A1 (ru) | Устройство дл определени потери достоверности дискретной информации | |
| SU1072070A1 (ru) | Устройство дл регистрации однократных электрических импульсов | |
| JP3317406B2 (ja) | デジタル信号の送受装置 | |
| JP4219434B2 (ja) | 測定データ記録装置 |